一种电流控制延迟线电路

摘要

本发明属于集成电路技术领域，涉及一种电流控制延迟线电路。本发明的由多个延迟模块依次连接构成，每一个延迟模块的右移输出端接下一个延迟模块的右移输入端，每一个延迟模块的左移输出端接前一个延迟模块的左移输入端；每个延迟模块均由数据选择器、受控延迟单元、锁存器和数据分配器构成；数据选择器接左右输入信号，控制信号接外部数字控制信号；受控延迟单元接外部电流控制信号，受控延迟单元的输出端接锁存器；锁存器的输出端接数据分配器的数据输入端，数据分配器的控制信号接外部数字控制信号，数据分配器输出左右信号。本发明的有益效果为，一方面可以达到较高的采样频率；另一方面，电路结构简单，功耗和电路面积都可以达到很小。

主权项

一种电流控制延迟线电路，所述延迟线电路由多个延迟模块依次连接构成，每一个延迟模块的右移输出端接下一个延迟模块的右移输入端，每一个延迟模块的左移输出端接前一个延迟模块的左移输入端；每个延迟模块均由数据选择器、受控延迟单元、锁存器和数据分配器构成；数据选择器的一个数据输入端接右移信号，另一个数据输入端接左移信号，控制信号输入端接外部数字控制信号，输出端分别接受控延迟单元的数据输入端和锁存器的一个数据输入端；受控延迟单元的控制信号端接外部电流控制信号，受控延迟单元的输出端接锁存器的另一个输入端；所述受控延迟单元的延迟时间与外部电流信号的大小成反比关系；锁存器的输出端接数据分配器的数据输入端，数据分配器的控制信号输入端接外部数字控制信号，数据分配器的一个数据输出端输出右移信号，另一个数据输出端输出左移信号；所述外部数字控制信号包括0和1两个信号，当外部数字控制信号为0时，数据选择器和数据分配器输出左移信号，当外部数字控制信号为1时，数据选择器和数据分配器输出右移信号。