一种带延迟检测的低功耗寄存器单元电路

摘要

本发明属于电子电路技术领域，具体的说涉及一种带延迟检测的低功耗寄存器单元电路。本发明主要为基于错误传播的Razor电路设计提供了具有数据转存功能的寄存器单元电路，该电路能完成数据存储，在数据指定窗口跳变的检测和数据转存的功能，数据从输入D到输出端口Q与数据从QS经过三态门到输出端口Q的延迟一致性非常好。本发明的有益效果为，相对于传统的基于触发器电路，本发明的寄存器单元电路与基于错误传播的Razor纠错电路相配合，可以在保持电路工作频率不变的情况下，降低供电电压，使电路正常工作。由于数字集成电路的功耗与供电电压成正比，供电电压下降就可以降低电路的功耗，对一般的数字集成电路供电电压可以下降10％以上，功耗降低15％以上。

主权项

一种带延迟检测的低功耗寄存器单元电路，该电路由第一反相器INV1、第二反相器INV2、第三反相器INV3、第四反相器INV4、第五反相器INV5、第六反相器INV6、第七反相器INV7、第八反相器INV8、第九反相器INV9、第十反相器INV10、第十一反相器INV11、第十二反相器INV12、第十三反相器INV13、第十四反相器INV14、第十五反相器INV15、第十六反相器INV16、第一传输门TRAN1、第二传输门TRAN2、第一三态门TINV1、第二三态门TINV3、第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS管MN9、第十NMOS管MN10、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5构成；其中，第一反相器INV1输入端接第一外部时钟信号clkm，其输出端分别接第二反相器INV2的输入端、第二传输门TRAN2的低电平使能端和第二NMOS管MN2的栅极；第二反相器INV2的输出端分别接第二传输门TRAN2的高电平使能端、第二PMOS管MP2的栅极；第三反相器INV3的输入端接第二外部时钟信号clks，其输出端分别接第四反相器INV4的输入端、第一传输门TRAN1的低电平使能端、第一三态反相器TINV1的高电平使能端；第四反相器INV4的输出端分别接第一传输门TRAN1的高电平使能端、第一三态反相器TINV1的低电平使能端；第五反相器INV5的输入端接第三外部时钟信号restore，其输出端分别接第六反相器INV2的输入端、第二三态反相器TINV2的低电平使能端、第三NMOS管MN3的栅极；第六反相器INV6的输出端分别接第二三态反相器TINV2的高电平使能端、第一PMOS管MP1的栅极；第七反相器INV7的输入端接外部数据输入端D，其输出端分别接第一传输门TRAN1的输入端、第二传输门的TRAN1输入端；第一传输门TRAN1的输出端接第八反相器INV8的输入端；第八反相器INV8的输出端接第一三态反相器TINV1的输入端和第二三态反相器TINV2的输入端；第一三态反相器TINV1的输出端接八反相器INV8的输入端；第二传输门TRAN2的输出端分别接第九反相器INV9的输入端、第十反相器INV10的输入端、第三PMOS管MP3的源极、第一NMOS管MN1的漏极；第九反相器INV9的输出端为第一数据输出端Q；第十反相器INV10的输出端接第一NMOS管MN1的栅极和第三PMOS管MP3的栅极；第一PMOS管MP1的漏极接电源，其源极接第二PMOS管MP2的漏极；第二PMOS管MP2的源极接第三PMOS管MP3的漏极；第一NMOS管MN1的源极接第二NMOS管MN2的漏极；第二NMOS管MN2的源极接第三NMOS管MN3的漏极，第三NMOS管MN3的源极接地；第十一反相器INV11的输入端接外部数据输入端D，其输出端接第十二反相器INV12的输入端和第四NMOS管MN4的栅极；第十二反相器INV12的输出端接第十三反相器INV13的输入端；第十三反相器INV13的输出端接第十四反相器INV14的输入端和第七NMOS管MN7的栅极；第十四反相器INV14的输出端接第五NMOS管MN5的栅极；第四PMOS管MP4的栅极接外部信号输入端erstn，其漏极接电源，其源极分别接第四NMOS管MN4的漏极、第六NMOS管MN6的漏极、第十五反相器INV15的输入端、第十六反相器INV16的输入端、第五PMOS管MP5的栅极、第九NMOS管MN9的栅极；第四NMOS管MN4的源极接第五NMOS管MN5的漏极，第五NMOS管的源极接第八NMOS管MN8的漏极和第七NMOS管MN7的源极；第六NMOS管MN6的栅极接外部数据输入端D，其源极接第七NMOS管MN7的漏极；第八NMOS管MN8的源极接地；第十五反相器INV15的输出端为第二数据输出端QE；第十六反相器INV16的输出端接第五PMOS管MP5的源极和第九NMOS管MN9的漏极；第五PMOS管MP5的漏极接电源；第九NMOS管的源极接第十NMOS管MN10的漏极；第十NMOS管MN10的栅极接外部信号输入端erstn，其源极接地。