高分辨率ISAR实时成像系统

摘要

一种高分辨率ISAR实时成像系统，包含电路连接的射频收发链路、高速模数转换器、数字信号成像处理电路、系统控制电路和ISAR实时成像显示电路，数字信号成像处理电路包含电路连接的数据吞吐电路、数据合并转换电路、ISAR数据存储器、流水分布式成像处理电路、成像输出接口电路和成像处理控制电路。本发明具有高分辨率和实时成像的优点，利用低速模数转换器组并联组成高速模数转换器，将高速的数据流转换为低速的数据组来处理，工作频率和功耗都可以大幅度地降低，利用流水线操作和分布式结构信号处理，将大量的数据处理采用并行和流水线相结合的方式，以达到大数据量、快速的处理效果，采用基于地址寻址的架构，可快速实现数据的任意通道交换。

主权项

一种高分辨率ISAR实时成像系统，其特征在于，该高分辨率ISAR实时成像系统包含：射频收发链路（101），主要完成ISAR成像所需射频信号的产生、发射、接收及下变频；高速模数转换器（104），其输入端电路连接所述的射频收发链路（101）的输出端，主要完成对射频收发链路输出的中频信号的采样，实现模拟信号向数字信号的快速转换；数字信号成像处理电路（105），其输入端电路连接所述的高速模数转换电路（104）的输出端，主要是对数字信号进行后期处理，获得高分辨率的ISAR成像结果；系统控制电路（103），其分别双向连接所述的射频收发链路（101）、高速模数转换器（104）和数字信号成像处理电路（105），负责整个系统的控制和各电路之间的协调工作；ISAR实时成像显示电路（102），其输入端电路连接所述的数字信号成像处理电路（105）的输出端和系统控制电路（103），主要是完成数字信号ISAR成像处理结果的实时显示；所述的高速模数转换器（104）包含N个并联的低速模数转换器（1041），N为任意自然数；所述的数字信号成像处理电路（105）包含：数据吞吐电路（1055），其输入端电路连接所述的高速模数转换器（104）的输出端，缓冲高速模数转换器（104）输入的数字信号；数据合并转换电路（1056），其输入端电路连接所述的数据吞吐电路（1055）的输出端，将缓冲的数字信号进行数据合并，将高速小位宽的数据转化为低速大位宽的数据，用以降低后级流水分布式成像处理单元和ISAR数据存储单元的信号处理速度；ISAR数据存储器（1051），其输入端电路连接数据合并转换电路（1056）的输出端，存储合并后的数据；流水分布式成像处理电路（1052），其输入端电路连接所述的数据合并转换电路（1056）的输出端和ISAR数据存储器（1051）的输出端，按顺序完成距离脉压、包络对齐、自聚焦和方位成像；成像输出接口电路（1053），其输入端电路连接所述的流水分布式成像处理电路（1052）的输出端，对成像处理数据进行格式转化后输出；成像处理控制电路（1054），其电路连接所述的数据吞吐电路（1055）、数据合并转换电路（1056）、流水分布式成像处理电路（1052）和成像输出接口电路（1053），控制数字信号成像处理电路（105）的工作；所述的射频收发链路（101）包含：发射天线（1011）；接收天线（1012）；发射机（1013），发射机（1013）的输出端电路连接发射天线（1011）的输入端，发射机（1013）与系统控制电路（103）双向连接；接收机（1014），接收机（1014）的输入端电路连接接收天线（1012）的输出端，接收机（1014）的输出端电路连接高速模数转换器（104）的输入端，接收机（1014）与系统控制电路（103）双向连接；系统控制电路（103）发送控制信息给发射机（1013），发射机（1013）将状态反馈信息传输给系统控制电路（103），系统控制电路（103）发送控制信息给接收机（1014），接收机（1014）将状态反馈信息传输给接收机（1014），发射机（1013）产生超宽带、线性调频、脉冲式的射频信号输出给发射天线（1011），发射天线（1011）接收发射机（1013）产生的射频信号并发送出去，接收天线（1012）接收回波信号并传输给接收机（1014），接收机（1014）对接收到的回波信号进行相干处理，实现信号下变频后传输给高速模数转换器（104）；射频收发链路（101）内部的接收机（1014）输出的中频信号与高速模数转换器（104）内部的每个低速模数转换器（1041）的输入端对应相连接；接收机（1014）向高速模数转换器（104）输出中频信号，高速模数转换器（104）对中频信号进行采样，转换成数字信号，并将该数字信号输出给数字信号成像处理电路（105）。