| 发明名称 | 具有低关态损耗的SiC基超结IGBT的制作方法 | ||
| 摘要 | 一种具有低关态损耗的SiC基超结IGBT的制作方法，所制作的SiC基超结IGBT具有低关态损耗，包括以下步骤：在SiC第二导电类型的衬底上外延生长第一导电类型的缓冲层；在缓冲层上形成呈横向交替性排列、含有第一导电类型的柱区和第二导电类型的柱区的漂移层；在漂移层上外延形成第二导电类型的体区层；通过离子注入或者外延生长在体区层上形成第一导电类型的源区，通过离子注入形成第二导电类型的基区；刻蚀SiC基片形成沟槽，沟槽的深度越过体区层而进入到柱区内；在沟槽中形成栅氧化层；在沟槽中形成栅电极；在源区和基区上形成源极金属接触，在SiC衬底的背面形成发射极金属接触，并形成欧姆接触；在栅电极和源极金属接触上淀积钝化层，并通孔金属互连。 | ||
| 申请公布号 | CN106024627A | 申请公布日期 | 2016.10.12 |
| 申请号 | CN201610587445.3 | 申请日期 | 2016.07.22 |
| 申请人 | 泰科天润半导体科技（北京）有限公司 | 发明人 | 申占伟;张峰;陈彤 |
| 分类号 | H01L21/331(2006.01)I;H01L21/266(2006.01)I | 主分类号 | H01L21/331(2006.01)I |
| 代理机构 | 北京卓孚知识产权代理事务所(普通合伙) 11523 | 代理人 | 李亚;刘光明 |
| 主权项 | 一种具有低关态损耗的SiC基超结IGBT的制作方法，其特征在于，包括以下步骤：在SiC第二导电类型的衬底(1)上外延生长第一导电类型的缓冲层(2)；在所述第一导电类型的缓冲层(2)上形成呈横向交替性排列、含有第一导电类型的柱区(3)和第二导电类型的柱区(4)的漂移层；在包含所述第一导电类型的柱区(3)和第二导电类型的柱区(4)的漂移层之上外延形成第二导电类型的体区层(5)；通过离子注入或者外延生长在所述第二导电类型的体区层(5)上形成第一导电类型的源区(6)，进而通过离子注入形成第二导电类型的基区(7)；刻蚀SiC基片形成沟槽(701)，所述沟槽的深度越过所述第二导电类型的体区层(5)而进入到所述第一导电类型的柱区(3)内；在所述沟槽(701)中形成栅氧化层(8)；在已形成所述栅氧化层(8)的所述沟槽(701)中形成栅电极(9)；在所述第一导电类型的源区(6)和第二导电类型的基区(7)之上形成源极金属接触(10)，在所述SiC第二导电类型的衬底(1)的背面形成发射极金属接触(11)，并使其形成欧姆接触；以及在所述栅电极(9)和源极金属接触(10)之上淀积钝化层，并通孔金属互连。 | ||
| 地址 | 100192 北京市海淀区清河西小口路66号中关村东升科技园北领地B-1 | ||