| 摘要 |
スタティックランダムアクセスメモリ(SRAM)リセット動作中にSRAMビットセルをバイアスする電圧または電流のための回路が、開示される。関連するシステムおよび方法も開示される。複数のSRAMビットセルを単一のリセット動作でリセットするために、バイアス回路が設けられ、複数のSRAMビットセルに結合される。バイアス回路は、リセット動作中、SRAMビットセルに供給される電力が動作電力レベルより低い減衰電力レベルに減衰された後に、電圧または電流のバイアスをSRAMビットセルに印加するように構成される。SRAMビットセルへの電力が動作電力レベルに復元されるときにバイアスが印加され、それによってSRAMビットセルが所望の状態に強制される。このようにして、SRAMビットセルは、リセット回路からの増加された駆動強度を必要とすることなく、また特定のSRAMビットセルを設けることを必要とすることなく、単一のリセット動作でリセットされ得る。 |
