发明名称 犠牲材料で充填されたキャビティを含む半導体構造を作製する方法
摘要 微小電気機械システム(MEMS)トランスデューサの形成において使用することができる、1つ又は複数のキャビティ(106)を備える半導体構造を形成する方法は、第1の基板(100)に1つ又は複数のキャビティを形成するステップと、1つ又は複数のキャビティ内部に犠牲材料(110)を設けるステップと、第1の基板の表面上に第2の基板(120)を接合するステップと、第1の基板の一部を貫いて犠牲材料まで1つ又は複数の開口(140)を形成するステップと、1つ又は複数のキャビティ内部から犠牲材料を除去するステップと、を含む。構造及びデバイスがそのような方法を使用して作製される。【選択図】図11
申请公布号 JP2016531006(A) 申请公布日期 2016.10.06
申请号 JP20160522377 申请日期 2014.06.11
申请人 ソイテックSoitec 发明人 サダカ, マリアム;エスカルノー, ルドヴィック
分类号 B81C1/00;H03H3/007;H03H9/24 主分类号 B81C1/00
代理机构 代理人
主权项
地址