时间检测电路、AD转换器以及固体摄像装置

摘要

本发明的时间检测电路具有：延迟部（30），其具有使输入信号（Start P）延迟后输出的多个延迟单元（DU），并在与第一脉冲的输入相关的第一定时开始动作；锁存部（33），其对所述多个延迟单元（DU）的逻辑状态进行锁存；计数部（34），其根据从所述多个延迟单元中的任意一个（DU[7]）输出的时钟（CK7）进行计数；以及锁存控制部（32），其在与第二脉冲的输入相关的第二定时使所述锁存部（33）有效，在从所述第二定时起经过了规定时间的第三定时，使所述锁存部（33）执行锁存。由于构成锁存部（33）的锁存电路（D_0～D_6）在输入第二脉冲为止（被检测时间的期间）维持无效状态（保持状态），所以能够减少锁存部（33）的消耗电流。

主权项

一种时间检测电路，该时间检测电路具有：延迟部，其具有使输入信号延迟后输出的多个延迟单元，并在与第一脉冲的输入相关的第一定时开始动作；锁存部，其对所述多个延迟单元的逻辑状态进行锁存；计数部，其根据从所述多个延迟单元中的任意一个输出的时钟进行计数；以及锁存控制部，其在与第二脉冲的输入相关的第二定时使所述锁存部从不可锁存的无效状态成为可以锁存的有效状态，在从所述第二定时起经过了规定的时间的第三定时，使所述锁存部执行锁存。