非易失性半导体存储装置

摘要

本发明提供一种非易失性半导体存储装置，其用于抑制构成位线选择电路的低电压晶体管的击穿。在P阱内，形成与非NAND串单元(NU)以及构成位线选择电路的晶体管(BLSe、BLSo、BIASe、BIASo)。在擦除动作时，将晶体管(BLSe、BLSo、BIASe、BIASo)设为浮动状态，当对P阱施加擦除电压时，晶体管(BLSe、BLSo、BIASe、BIASo)升压。当从P阱使擦除电压放电时，晶体管(BLSe、BLSo、BIASe、BIASo)的栅极通过放电电路(410)连接于基准电位，栅极电压以追随P阱电压的方式而放电。

主权项

一种半导体存储装置，其特征在于，包括：存储单元阵列，形成有多个与非串，所述与非串是可电性重写的存储单元串联连接而成；擦除部件，擦除所述存储单元阵列的所选择的区块内的存储单元；以及位线选择电路，选择分别与所述与非串连接的位线，构成所述位线选择电路的至少1个位线选择晶体管形成在阱内，所述阱形成存储单元，所述擦除部件包括：第1部件，对所选择的区块的阱施加擦除电压；第2部件，将所选择的区块的阱内形成的所述至少1个位线选择晶体管设为浮动状态；以及第3部件，在使所选择的区块的阱的电压放电时，使所述至少1个位线选择晶体管的栅极放电至基准电位。