发明名称 セルベースIC、セルベースICのレイアウトシステムおよびレイアウト方法
摘要 A dummy gate cell includes an nMOS transistor and a pMOS transistor, wherein a drain electrode of the nMOS transistor is not connected to a drain electrode of the pMOS transistor and the dummy gate cell is disposed in an unused area not occupied by a basic cell in a cell-based IC.
申请公布号 JP6001893(B2) 申请公布日期 2016.10.05
申请号 JP20120066850 申请日期 2012.03.23
申请人 ローム株式会社 发明人 鬼頭 義晴
分类号 H01L21/82;H01L21/822;H01L21/8238;H01L27/04;H01L27/092 主分类号 H01L21/82
代理机构 代理人
主权项
地址