| 主权项 |
一种像素电路，包括：一主像素电路，电性耦接一第一栅极线与一数据线；一次像素电路，电性耦接该第一栅极线与该数据线；一电荷控制电路，用以接收多个具有不同控制模式的控制信号，并依据该些控制信号控制该次像素电路与该电荷控制电路之间的电荷分享机制；及一信号控制开关，具有一第一端、一第二端及一控制端，其中该第一端系电性耦接该次像素电路，该第二端系电性耦接该电荷控制电路，该控制端电性耦接一第二栅极线并依据该第二栅极线传输的一栅极脉冲，导通该第一端及该第二端，以致能或禁能该次像素电路与该电荷控制电路之间的该电荷分享机制；其中该电荷控制电路包括：一第一晶体管，具有一第一端、一第二端与一控制端，该第一端系电性耦接至该信号控制开关的该第二端，用以依据一第一控制信号导通该第一晶体管的该第一端与该第二端；一第二晶体管，具有一第一端、一第二端与一控制端，该第一端电性耦接至该信号控制开关的该第二端，用以依据一第二控制信号导通该第二晶体管的该第一端与该第二端；一电荷暂存电容，具有一第一电极端与一第二电极端，该第一电极端电性耦接至一参考电位，该第二电极端电性耦接至该第一晶体管的该第二端及该第二晶体管的该第二端，用以接收及暂存来自该次像素电路的电荷；及一第三晶体管，具有一第一端、一第二端与一控制端，该第一端系电性耦接至该电荷暂存电容的该第二电极端，用以依据一分流控制信号导通该第三晶体管的该第一端与该第二端，以释放该电荷暂存电容暂存的该电荷。 |
