时钟生成电路

摘要

本发明的实施例提供一种时钟生成电路，包括两相不重叠时钟生成电路、反相器和延时电路。两相不重叠时钟生成电路被配置为：基于非反相时钟信号和反相时钟信号来生成第一相位时钟信号和第二相位时钟信号。在时钟周期内的第一时间段和第二时间段期间，第一相位时钟信号和第二相位时钟信号对应于相同的逻辑值。反相器被配置为基于输入时钟信号来生成反相时钟信号。延时电路被配置为基于输入时钟信号来生成非反相时钟信号。延时电路具有足以使第一时间段和第二时间段之间的差值小于预定容差的预定延时。

主权项

一种时钟生成电路，包括：两相不重叠时钟生成电路，配置为基于非反相时钟信号和反相时钟信号来生成第一相位时钟信号和第二相位时钟信号，在时钟周期内的第一时间段和第二时间段期间，所述第一相位时钟信号和所述第二相位时钟信号对应于相同的逻辑值，并且在所述时钟周期的剩余时间段期间，所述第一相位时钟信号和所述第二相位时钟信号对应于不同的逻辑值；反相器，配置为基于输入时钟信号来生成所述反相时钟信号；以及延时电路，配置为基于所述输入时钟信号来生成所述非反相时钟信号，所述延时电路具有足以使所述第一时间段和所述第二时间段之间的差值小于预定容差的预定延时。