建立扫描测试架构的方法和集成电路与电子装置

摘要

本发明提供一种集成电路，包括：测试存取端口，支持压缩扫描测试架构；时钟控制单元，用以根据来自该测试存取端口的测试时钟以及阶段选择信号，产生复数扫描时钟信号；复数压缩扫描电路，其中当来自该测试存取端口的扫描致能信号成立时，每一该压缩扫描电路根据该扫描时钟信号之一以及来自该测试存取端口的测试输入而产生第一数据；以及选择器，用以根据该阶段选择信号，选择性地提供该第一数据之一至该测试存取端口，以作为测试输出。通过利用本发明，可降低位移功率消耗以及电流‑电阻位降。

主权项

一种集成电路，包括：测试存取端口，支持压缩扫描测试架构；时钟控制单元，用以根据来自该测试存取端口的测试时钟以及阶段选择信号，产生复数扫描时钟信号；复数压缩扫描电路，其中当来自该测试存取端口的扫描致能信号成立时，每一该压缩扫描电路根据该扫描时钟信号之一以及来自该测试存取端口的测试输入而产生第一数据；以及选择器，用以根据该阶段选择信号，选择性地提供该第一数据之一至该测试存取端口，以作为测试输出。