发明名称 半导体装置
摘要 本发明的半导体装置具备晶胞区域、栅极垫区域、及晶胞端区域。晶胞区域具有:衬底;n型第一区域;p型第二区域;n型第三区域;p型第四区域,设置在第二区域内,且p型杂质浓度高于第二区域;栅极绝缘膜;栅极电极;第一电极,通过第一接触部而与第一区域及第四区域相接;及第二电极。栅极垫区域具有:场绝缘膜;及p型第五区域,设置在第三区域与场绝缘膜之间,且p型杂质的峰浓度为1×10<sup>18</sup>cm<sup>-3</sup>以上。晶胞端区域具有:p型第六区域,与第五区域连接;p型第七区域,p型杂质浓度高于第六区域;及第一电极,通过第二接触部而与第七区域相接。通过第二接触部而与第一电极相接的面的整个面为p型区域。
申请公布号 CN105990439A 申请公布日期 2016.10.05
申请号 CN201510555695.4 申请日期 2015.09.02
申请人 株式会社东芝 发明人 河野洋志
分类号 H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L29/36(2006.01)I 主分类号 H01L29/78(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 11287 代理人 张世俊
主权项 一种半导体装置,其特征在于具备单元区域、栅极垫区域或栅极布线区域、及所述单元区域与所述栅极垫区域或所述栅极布线区域之间的单元端区域;並且所述单元区域具有:SiC衬底,具备第一面与第二面;n型第一SiC区域,设置在所述SiC衬底内的所述第一面;p型第二SiC区域,设置在所述第一SiC区域与所述第二面之间;n型第三SiC区域,设置在所述第二SiC区域与所述第二面之间;p型第四SiC区域,设置在所述第二SiC区域内的所述第一面,且p型杂质浓度高于所述第二SiC区域;栅极绝缘膜,设置在所述第二SiC区域上;第一栅极电极,设置在所述栅极绝缘膜上;第一电极,设置在所述第一面上,且通过第一接触部而与所述第一SiC区域及所述第四SiC区域相接;以及第二电极,设置在所述第二面上;所述栅极垫区域或所述栅极布线区域具有:场绝缘膜,设置在所述第一面上,且膜厚比所述栅极绝缘膜厚;第二栅极电极,设置在所述场绝缘膜上;以及p型第五SiC区域,设置在所述第三SiC区域与所述场绝缘膜之间,与所述第一面相接,且p型杂质的峰浓度为1×10<sup>18</sup>cm<sup>‑3</sup>以上;所述单元端区域具有:p型第六SiC区域,与所述第五SiC区域连接;p型第七SiC区域,设置在所述第六SiC区域内的所述第一面,且p型杂质浓度高于所述第六SiC区域;以及所述第一电极,通过第二接触部而与所述第七SiC区域相接;並且通过所述第二接触部而与所述第一电极相接的所述第一面的整个面为p型SiC区域。
地址 日本东京