发明名称 |
一种形成超低介电常数介质层的方法 |
摘要 |
本发明涉及半导体制造技术领域,尤其涉及一种形成超低介电常数介质层的方法,通过在CMP工艺后对第一介质层进行回刻蚀,以使得互连线的部分表面凸起于第一介质层的上表面,并旋涂双嵌段共聚物覆盖第一介质层的上表面以及互连线暴露的表面,然后对该双嵌段共聚物进行自组装处理形成交替布局的多条第一单体和多条第二单体,凸起于第一介质层表面的部分互连线成为自组装过程的指导图形,刻蚀去除第一单体后,以第二单体为掩膜对互连线间的介质进行刻蚀,以形成具有均匀、规则的空气间隙的超低介电常数介质层,从而有效改善了超低介电常数损伤,同时形成的强互连结构可以有效的降低电阻电容效应。 |
申请公布号 |
CN105990223A |
申请公布日期 |
2016.10.05 |
申请号 |
CN201510058564.5 |
申请日期 |
2015.02.04 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
张城龙;张海洋 |
分类号 |
H01L21/768(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
上海申新律师事务所 31272 |
代理人 |
俞涤炯 |
主权项 |
一种形成超低介电常数介质层的方法,其特征在于,包括以下步骤:提供一半导体结构,所述半导体结构包括衬底和位于所述衬底之上的第一介质层,且所述第一介质层中设置有若干互连线;部分刻蚀所述第一介质层,以使得所述互连线的部分表面凸起于所述第一介质层的上表面;旋涂双嵌段共聚物覆盖所述第一介质层的上表面以及所述互连线暴露的表面;对所述双嵌段共聚物进行自组装处理,以形成交替布局的多条第一单体和多条第二单体,并去除所述多条第一单体;以所述多条第二单体为掩膜刻蚀所述第一介质层,以于所述第一介质层中形成若干开口,并去除所述第二单体;沉积第二刻蚀阻挡层,所述第二刻蚀阻挡层覆盖所述第一介质层的上表面以及所述互连线暴露的表面,以封闭所述开口形成纳米级间隙。 |
地址 |
201203 上海市浦东新区张江高科技园区张江路18号 |