发明名称 |
一种具有埋层结构的槽栅型MOS |
摘要 |
本发明属于功率半导体技术领域,特别涉及一种具有埋层结构的槽栅型MOS。相比传统的槽栅型,本发明通过引入在示意图的x方向和y方向具有不同深度的P型体区,使得槽栅的下方仍为P型区域,降低了该结构的栅漏电容(Cgd)和栅源电容(Cgs)的比值,在x方向的倒梯形P型体区还改善了槽栅拐角区域的峰值电场。通过在外延层区域加入适当的反型埋层区域,引入了横向电场,有效地提高其耐压能力,加入的埋层结构使得槽栅下方的N‑外延层区域可以提高掺杂浓度,降低导通电阻。 |
申请公布号 |
CN105977302A |
申请公布日期 |
2016.09.28 |
申请号 |
CN201610532263.6 |
申请日期 |
2016.07.06 |
申请人 |
电子科技大学 |
发明人 |
李泽宏;陈哲;曹晓峰;李爽;陈文梅;任敏 |
分类号 |
H01L29/78(2006.01)I;H01L29/06(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
成都点睛专利代理事务所(普通合伙) 51232 |
代理人 |
葛启函 |
主权项 |
一种具有埋层结构的槽栅型MOS,包括从下至上依次层叠设置的漏极电极(1)、N型重掺杂单晶硅衬底(2)和N‑外延层(3);所述N‑外延层(3)上层具有第一槽栅结构(61)、第二槽栅结构(62)和P型体区(4);沿器件横向方向,所述P型体区(4)的两侧为第一槽栅结构(61),沿器件纵向方向,所述P型体区(4)的两侧为第二槽栅结构(62),所述器件横向方向和器件纵向方向位于同一水平面且相互垂直,所述第一槽栅结构(61)和第二槽栅结构(62)均由栅氧化层(7)及位于栅氧化层(7)中的栅电极构成,所述栅氧化层(7)与P型体区(4)接触;所述P型体区(4)上层具有N+重掺杂区(5),所述N+重掺杂区(5)为闭环结构,在器件的俯视图中呈“口”字形,所述N+重掺杂区(5)的侧面与栅氧化层(7)接触;所述N+重掺杂区(5)的部分上表面及N+重掺杂区(5)之间的P型体区(4)上表面具有源极电极(8);所述N‑外延层(3)中具有多个P+重掺杂埋层结构(9),沿器件横向方向和器件纵向方向,所述P+重掺杂埋层结构(9)呈垂直交叉的网格状分布,且P+重掺杂埋层结构(9)位于栅氧化层(7)与P型体区(4)接触面的正下方;沿器件横向方向和器件纵向方向,沿器件垂直方向,所述P型体区(4)的宽度从中部到下部逐渐缩小。 |
地址 |
611731 四川省成都市高新区(西区)西源大道2006号 |