| 主权项 |
一种用于BCH译码器的BM迭代译码电路的偶数伴随式逐次计算及伴随式排序电路，用于当所述BCH编码的输入数据的奇数伴随式不全为0时，计算所述BCH编码的输入数据的偶数伴随式，并将计算得到的奇数伴随式与偶数伴随式输出，所述偶数伴随式逐次计算及伴随式排序电路包括2t‑2个第一排序寄存器单元RS<sub>i</sub>(i≠p‑1)和1个第二排序寄存器单元RS<sub>p‑1</sub>，p表示所述偶数伴随式计算及伴随式排序电路(104)的并行度，所述的BM迭代译码电路的纠错能力为t，以及，所述2t‑2个第一排序寄存器单元RS<sub>i</sub>(i≠p‑1)的每个接收排序寄存器单元RS<sub>i‑p</sub>和排序寄存器单元RS<sub>i+t+3‑p</sub>的输出，所述第二排序寄存器单元RS<sub>p‑1</sub>接收第一排序寄存器单元RS<sub>2t‑2</sub>和排序寄存器单元RS<sub>t</sub>、RS<sub>t‑1</sub>、RS<sub>t‑2</sub>……RS<sub>3</sub>的输出，以及来自所述奇数伴随式计算电路的奇数伴随式S1；在所述偶数伴随式逐次计算及伴随式排序电路(104)的t‑1次循环的每次的第一周期，选择排序寄存器单元RS<sub>i+t+3‑p</sub>的输出作为所述第一排序寄存器单元RS<sub>i</sub>(i≠p‑1)的输出，在每次循环的其他k‑1个周期，选择排序寄存器单元RS<sub>i‑p</sub>的输出作为所述第一排序寄存器单元RS<sub>i</sub>(i≠p‑1)的输出；在t次循环的每次的第一周期，对应于循环次数，依次计算伴随式S<sub>1</sub>、排序寄存器单元RS<sub>t</sub>、RS<sub>t‑1</sub>、RS<sub>t‑2</sub>……RS<sub>4</sub>、RS<sub>3</sub>的输出的平方，作为第二排序寄存器单元RS<sub>p‑1</sub>的输出，在每次循环的其他k‑1个周期，选择第一排序寄存器单元RS<sub>2t‑2</sub>的输出作为第二排序寄存器单元RS<sub>p‑1</sub>的输出；排序寄存器单元RS<sub>1</sub>、RS<sub>2</sub>……RS<sub>p‑1</sub>、RS<sub>p</sub>的输出作为所述偶数伴随式逐次计算及伴随式排序电路的输出，以及k*p＝t+1，k、p均为正整数；所述偶数伴随式逐次计算及伴随式排序电路还包括GF(2<sup>13</sup>)域的平方计算电路，用于计算伴随式的平方以得到相应的偶数伴随式，所述GF(2<sup>13</sup>)域的平方计算电路，包括13个信号输入端，13个信号输出端：对第1信号输入端与第12信号输入端求异或，结果由第1信号输出端输出；对第8信号输入端与第12信号输入端以及第13信号输入端求异或，结果由第2信号输出端输出；对第2信号输入端与第8信号输入端求异或，结果由第3信号输出端输出；对第9信号输入端与第12信号输入端以及第13信号输入端求异或，结果由第4信号输出端输出；对第3信号输入端、第8信号输入端、第9信号输入端、第12信号输入端、第13信号输入端求异或，结果由第5信号输出端输出；对第8信号输入端与第10信号输入端求异或，结果由第6信号输出端输出；对第4信号输入端、第9信号输入端、第10信号输入端与第13信号输入端求异或，结果由第7信号输出端输出；对第9信号输入端与第11信号输入端求异或，结果由第8信号输出端输出；对第5信号输入端、第10信号输入端与第11信号输入端求异或，结果由第9信号输出端输出；对第10信号输入端与第12信号输入端求异或，结果由第10信号输出端输出；对第6信号输入端、第11信号输入端与第12信号输入端求异或，结果由第11信号输出端输出；对第11信号输入端与第13信号输入端求异或，结果由第12信号输出端输出；对第7信号输入端、第12信号输入端与第13信号输入端求异或，结果由第13信号输出端输出，以及其中上述求异或操作由异或门实现。 |
