一种实现DisplayPort接口链路训练的方法

摘要

本发明公开了一种实现DisplayPort接口链路训练的方法，包括：利用Zynq7000的硬核高速串行收发器实现数据通道物理层；利用Zynq7000的可编程逻辑设计第一IP软核，实现链路层；利用Zynq7000的可编程逻辑设计第二IP软核，实现辅助通信通道；将第一IP软核和第二IP软核通过AXI总线与Zynq7000自带的双核Cortex‑A9嵌入式处理器连接，利用嵌入式处理器实现测试流程控制与结果评估。以软硬件协同的方式高效地实现了链路训练，既可以操控高速信号收发器又可以灵活处理业务流程，保证了物理链路的健壮性，提高DisplayPort接口在各种环境下的性能，并且控制了系统的整体成本。

主权项

一种实现DisplayPort接口链路训练的方法，其特征在于，所述方法包括：利用Zynq7000的硬核高速串行收发器，实现DisplayPort接口的数据通道物理层，所述物理层包括8b10b编码器、数据时钟锁相环和信道均衡器；利用Zynq7000的可编程逻辑设计第一IP软核，实现DisplayPort接口的链路层，所述链路层包括测试模式生成器、数据帧封装器和缓存器；利用Zynq7000的可编程逻辑设计第二IP软核，实现DisplayPort接口的辅助通信通道，用于在发送端设备和接收端设备之间建立做测试模式及效果评估的通道；将所述第一IP软核和所述第二IP软核通过AXI总线与Zynq7000自带的双核Cortex‑A9嵌入式处理器连接，利用Zynq7000自带的双核Cortex‑A9嵌入式处理器实现测试流程控制与结果评估。