发明名称 用SPI实现时分复用总线的方法及其应用
摘要 本发明公开了一种用SPI实现时分复用总线的方法,用于连接SPI接口和时分复用接口,SPI接口包括MISO信号端、MOSI信号端、CLK信号端和SEL信号端,时分复用接口包括DTX信号端、DRX信号端、PCLK信号端和FSYNC信号端;将时分复用接口设为主机模式,将SPI接口设为从机模式,MISO信号端与DTX信号端直接连接,MOSI信号端与DRX信号端直接连接,PCLK信号端同时连接CLK信号端和CPLD,FSYNC信号端连接CPLD,CPLD将PCLK信号和FSYNC信号处理后产生SPI接口需要的片选信号并输出到SEL信号端。所述方法应用于网络语音交换设备。使用本发明能简化硬件设计,大大降低系统成本,具有极高的性价比。
申请公布号 CN104035906B 申请公布日期 2016.09.21
申请号 CN201410315796.X 申请日期 2014.07.03
申请人 成都智科通信技术股份有限公司 发明人 林雪峰;秦智;王洪振
分类号 G06F13/38(2006.01)I;G06F13/40(2006.01)I 主分类号 G06F13/38(2006.01)I
代理机构 北京超凡志成知识产权代理事务所(普通合伙) 11371 代理人 吴开磊
主权项 一种用SPI实现时分复用总线的方法,用于连接SPI接口和时分复用接口,所述SPI接口包括MISO信号端、MOSI信号端、CLK信号端和SEL信号端,所述时分复用接口包括DTX信号端、DRX信号端、PCLK信号端和FSYNC信号端;其特征在于:将所述时分复用接口设为主机模式,将所述SPI接口设为从机模式,所述MISO信号端与所述DTX信号端直接连接,所述MOSI信号端与所述DRX信号端直接连接,所述PCLK信号端同时连接所述CLK信号端和CPLD,所述FSYNC信号端连接所述CPLD,所述CPLD将PCLK信号和FSYNC信号处理后产生所述SPI接口需要的片选信号并输出到所述SEL信号端;由所述MISO信号端、所述MOSI信号端、所述CLK信号端和所述SEL信号端组成的SPI接口带2个分别用于收、发数据的64*8深度的FIFO,由所述MISO信号端、所述MOSI信号端、所述CLK信号端和所述SEL信号端组成的SPI接口支持主模式和从模式,并能配合DMA功能进行数据收发;由所述DTX信号端、所述DRX信号端、所述PCLK信号端和所述FSYNC信号端组成的时分复用总线包含收、发2个方向的语音通道,收、发各8个语音通道共有16个语音通道会作为时间片段在所述SPI接口上传输,所述16路语音通道中的每一路语音都能任意设置时隙开始时刻;所述PCLK信号为2.048MHz时钟信号,所述FSYNC信号的频率为8KHz、周期为125us,每一帧所述FSYNC信号共包含256个2.048MHz时钟的脉冲;CPLD把所述FSYNC信号转换为所述SPI接口从模式需要的SEL信号的方法为:模拟时隙1到时隙8,每个时隙中均收发8位数据并使用8个时钟,时隙之间的间隔为2个脉冲,时隙1到时隙7每一个时隙占用10个脉冲,第8个时隙数据收发完成后的脉冲都是无用信号,故将片选一直设置为高电平。
地址 610041 四川省成都市高新区天华一路99号天府软件园B区7栋7层