发明名称 |
一种对具有单独擦除栅极的分栅式非易失性浮置栅极存储单元进行编程的方法 |
摘要 |
在非易失性存储单元的编程期间,在电压脉冲被施加到单元的其它元件之后的一延迟时间,电压脉冲被施加到单元的擦除栅极。擦除栅极电压脉冲基本上在与其它电压结束的相同时间结束。 |
申请公布号 |
CN104011799B |
申请公布日期 |
2016.09.21 |
申请号 |
CN201280065391.4 |
申请日期 |
2012.10.10 |
申请人 |
硅存储技术公司 |
发明人 |
V.马科夫;J-W.俞;H.Q.阮;A.科托夫 |
分类号 |
G11C11/34(2006.01)I |
主分类号 |
G11C11/34(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 72001 |
代理人 |
申屠伟进;徐红燕 |
主权项 |
一种对非易失性存储单元进行编程的方法,所述非易失性存储单元具有:第一导电类型的并且具有顶表面的单晶基底,其中第二导电类型的第一区域在所述基底中沿着所述顶表面,并且与所述第一区域间隔开的第二导电类型的第二区域在所述基底中沿着所述顶表面,其中沟道区域在第一区域与第二区域之间;字线栅极,被定位在沟道区域的第一部分之上,通过第一绝缘层与沟道区域间隔开;浮置栅极,被定位在沟道区域的另一部分之上,与字线栅极相邻并且与其分离,其中所述浮置栅极通过第二绝缘层与沟道区域分离;耦合栅极,被定位在浮置栅极之上并且通过第三绝缘层与其绝缘;以及,擦除栅极,被定位为与浮置栅极相邻并且在与字线栅极相反的侧;所述擦除栅极被定位在第二区域之上并且与其绝缘;所述方法包括:把第一正电压施加到字线栅极以接通在字线栅极之下的沟道区域的部分;在第一区域与第二区域之间施加电压差动;把第二正电压基本上与第一正电压同时地施加到耦合栅极,以使热电子从沟道区域被注入到浮置栅极;在第一和第二正电压以及第一区域与第二区域之间的电压差动开始之后的延迟时段之后,把第三正电压施加到擦除栅极,以使电子被注入到浮置栅极。 |
地址 |
美国加利福尼亚州 |