发明名称 多位高集成度垂直结构存储器的制备方法
摘要 一种多位高集成度垂直结构存储器的制备方法,包括:在衬底上淀积第一电热隔离材料层;淀积第一电极材料层,淀积第二电热隔离材料层;淀积第二电极材料层,形成第二下电极;淀积第三电热隔离材料层;制作第三下电极;淀积第四电热隔离材料层;依次淀积存储材料层及第四电极材料层,淀积第五电热隔离材料层;淀积第五电极材料层;在第五电热隔离材料层开孔至上电极的上表面;淀积第六电极材料层,并去除第六掩模开槽并剥离形成三个第二测试电极。本发明对于快速实现小单元功耗及大单位面积集成度,与现有的CMOS工艺兼容,具有非常好的产业化应用前景。
申请公布号 CN104051623B 申请公布日期 2016.09.14
申请号 CN201410276211.8 申请日期 2014.06.19
申请人 中国科学院半导体研究所 发明人 付英春;王晓峰;杨富华
分类号 H01L45/00(2006.01)I 主分类号 H01L45/00(2006.01)I
代理机构 中科专利商标代理有限责任公司 11021 代理人 任岩
主权项 一种多位高集成度垂直结构存储器的制备方法,该方法包括:步骤1:在衬底上,淀积第一电热隔离材料层,旋涂掩模层并光刻形成第一掩模开槽;然后,在第一掩模开槽及第一电热隔离材料层暴露的上表面上,淀积第一电极材料层,并去除第一掩模开槽,剥离形成第一下电极;其次,在第一电热隔离材料层及第一下电极暴露的上表面,淀积第二电热隔离材料层;步骤2:在第二电热隔离材料层上,旋涂掩模层并光刻形成第二掩模开槽;然后,在第二掩模开槽及第二电热隔离材料层暴露的上表面,淀积第二电极材料层,并去除第二掩模开槽,剥离形成第二下电极;其次,在第二电热隔离材料层及第二下电极暴露的上表面,淀积第三电热隔离材料层;步骤3:在第三电热隔离材料层上旋涂掩模层,并光刻形成第三掩模开槽;然后,在第三掩模开槽及第三电热隔离材料层暴露的上表面淀积第三电极材料层,并去除第三掩模开槽,剥离形成第三下电极;其次,在第三电热隔离材料层及第三下电极暴露的上表面,淀积第四电热隔离材料层;步骤4:在第四电热隔离材料层上,旋涂掩模层并光刻形成第四掩模开槽;然后,在第四掩模开槽及第四电热隔离材料层暴露的上表面,依次淀积存储材料层及第四电极材料层,并去除第四掩模开槽,剥离形成条形存储区及垂直叠加在条形存储区正上方的上电极;其次,在第四电热隔离材料层及上电极暴露的上表面,淀积第五电热隔离材料层,下电极边缘与存储材料接触,可以控制有效存储体积;步骤5:在第五电热隔离材料层上旋涂掩模层,并光刻形成第五掩模开槽;然后,通过第五掩模开槽,在第五、第四、第三、第二电热隔离材料层上,各开孔至第一、第二、第三下电极的上表面;其次,在第五掩模开槽及第一、第二、第三下电极暴露的上表面,淀积第五电极材料层,并去除第五掩模开槽并剥离形成三个第一测试电极;步骤6:在第五电热隔离材料层及三个第一测试电极暴露的上表面上旋涂掩模层,并光刻形成第六掩模开槽;然后,通过第六掩模开槽,在第五电热隔离材料层开孔至上电极的上表面;其次,在第六掩模开槽及上电极暴露的上表面,淀积第六电极材料层,并去除第六掩模开槽并剥离形成三个第二测试电极。
地址 100083 北京市海淀区清华东路甲35号