发明名称 | 一种基于FPGA的同步采样时钟闭环校正方法和系统 | ||
摘要 | 本发明公开了一种基于FPGA的同步采样时钟闭环校正方法和系统。该方法首先采用了对PPS脉冲信号脉冲持续时间与相邻脉冲触发周期分别进行判断,来检测其脉冲信号的正确性;然后实时接收并检测PPS判断模块发送的动作信号,以作出相应的反应;接着通过误差校正模块对本地晶振时钟的频率进行校正并根据动作信号的状态对同步重采信号的相位误差进行测量和校正;最后通过倍频计算模块生成同步重采信号,同时将输出信号反馈给误差校正模块形成了一个闭环系统,并根据校正信息校正信息对输出自动进行调整。该方法解决了在研究基于GPS采样数据同步的基础上,合并单元同步采样时钟对晶振依赖性强,以致在晶振老化、频率准确度降低的情况下,输出误差较大的问题。 | ||
申请公布号 | CN103616814B | 申请公布日期 | 2016.09.07 |
申请号 | CN201310661429.0 | 申请日期 | 2013.12.09 |
申请人 | 东南大学 | 发明人 | 梅军;马天;郑建勇;钱超;朱超;倪玉玲;黄潇贻 |
分类号 | G04G5/00(2013.01)I | 主分类号 | G04G5/00(2013.01)I |
代理机构 | 江苏永衡昭辉律师事务所 32250 | 代理人 | 王斌 |
主权项 | 一种基于FPGA的同步采样时钟闭环校正方法,其特征在于:包括如下步骤:1)PPS判断步骤,对PPS脉冲信号脉冲持续时间与相邻脉冲触发周期分别进行判断,来检测其脉冲信号的正确性;2)错误处理步骤,实时接收并检测PPS判断模块发送的动作信号,以作出相应的反应;3)误差校正步骤,对本地晶振时钟的频率进行校正并根据动作信号的状态对同步重采信号的频率误差和相位误差进行测量和校正;具体如下:采用累计法测量多个同步重采脉冲信号的间隔T<sub>c</sub>,并通过倍频计算步骤保证T<sub>c</sub>=T<sub>p</sub>,T<sub>p</sub>为相邻脉冲触发周期;对PPS脉冲信号相邻脉冲触发周期内本地晶振振动次数进行累加计算的计数器为计数器2,计数器2的计数值为N<sub>2</sub>;从而PPS判断步骤判断N<sub>2</sub>大于4.9999×10<sup>7</sup>后,求得计数器2中的前三次计数值N<sub>2</sub>进行均值计算得到平均值<img file="FDA0000975394800000011.GIF" wi="58" he="59" />以求得频率误差;PPS脉冲信号到来,上升沿触发时,误差校正步骤开始计时,在这之后或此刻倍频计算步骤输出的第一个同步重采信号到来后误差校正步骤停止计时,测量出PPS脉冲信号与第一个同步重采信号之间的时间差t<sub>0</sub>,求出t<sub>0</sub>时间内晶振振动次数K以获得相位误差,将频率误差和相位误差进行误差校正;4)倍频计算步骤,生成80点/周波的同步重采信号,同时将输出信号反馈到误差校正步骤形成闭环,根据误差校正步骤中的频率误差和相位误差对输出自动进行调整。 | ||
地址 | 210096 江苏省南京市四牌楼2号 |