发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明提供一种半导体器件及其制造方法。该半导体器件包括:在阶梯式衬底上设置的多个垂直沟道;栅极堆叠,其设置在所述阶梯式衬底上,包括沿着所述垂直沟道的延伸方向垂直分离并分别具有接触区的多个导电层;以及与所述多个导电层的多个接触区连接的垂直的多个接触插头,其中,所述多个导电层包括阶梯式图案的多个第一导电层和层叠在所述多个第一导电层上的L形状图案的多个第二导电层,所述第一导电层的接触区与所述第一导电层的其他部分相比位于抬高的水平处。 |
申请公布号 |
CN102915955B |
申请公布日期 |
2016.09.07 |
申请号 |
CN201210278183.4 |
申请日期 |
2012.08.06 |
申请人 |
三星电子株式会社 |
发明人 |
尹壮根;崔正达;薛光洙 |
分类号 |
H01L21/768(2006.01)I;H01L23/528(2006.01)I |
主分类号 |
H01L21/768(2006.01)I |
代理机构 |
北京天昊联合知识产权代理有限公司 11112 |
代理人 |
陈源;张帆 |
主权项 |
一种半导体器件的制造方法,其包括下述步骤:设置由多个层弯曲地层叠的堆叠,其包括低水平处的第一区域和高水平处的第二区域;对所述堆叠进行平坦化,使在所述多个层中位于所述第一区域的一部分层形成为L形状;以及对所述堆叠进行图案化,使得在所述第一区域中将所述L形状的层形成为阶梯式,同时在所述第二区域中将不是所述L形状的其他层形成为所述阶梯式,其中,设置所述堆叠的步骤包括:设置具有低水平处上表面和高水平处上表面的阶梯式衬底;以及在所述阶梯式衬底上沿着所述阶梯式衬底的上表面形状层叠所述多个层,并且其中,层叠所述多个层的步骤包括:在所述阶梯式衬底上交替地层叠多个第一绝缘层和与所述第一绝缘层的蚀刻选择比不同的多个第二绝缘层或多个导电层其中,所述制造方法还包括下述步骤:在将所述L形状的层形成为阶梯式,同时将不是所述L形状的其他层形成为所述阶梯式之后或者之前,选择性地移除所述第二绝缘层,并且穿过所述堆叠而形成与所述衬底电连接的垂直沟道;以及在所述第一绝缘层之间形成与所述垂直沟道电连接的导电体。 |
地址 |
韩国京畿道 |