发明名称 |
一种槽栅MOSFET器件 |
摘要 |
本发明涉及功率半导体器件技术领域,具体涉及到一种槽栅MOSFET器件。其元胞结构相比于传统的槽栅型MOSFET器件的区别主要为,本发明的MOSFET器件在槽型栅电极底部具有厚绝缘介质层,且在厚绝缘介质层中引入负电荷,所述负电荷由O<sup>‑</sup>或其他具有负电性的材料通过淀积或离子注入的方式在厚绝缘介质层中形成。本发明提供的槽栅MOSFET器件通过厚绝缘介质层中负电荷的引入,形成类似超结的结构,显著提高器件击穿电压。在相同的器件耐压下,可以采用更高的外延层浓度,从而减小器件导通电阻。此外,负电荷的引入使得漂移区中耗尽层扩展更宽,器件的栅漏电容Cgd减小,从而减小Qgd。因此,器件的优值FOM(Rds(on)*Qg)降低,器件性能得以优化。 |
申请公布号 |
CN105932051A |
申请公布日期 |
2016.09.07 |
申请号 |
CN201610514534.5 |
申请日期 |
2016.07.04 |
申请人 |
电子科技大学 |
发明人 |
李泽宏;陈文梅;李爽;曹晓峰;陈哲;包惠萍;任敏 |
分类号 |
H01L29/423(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L29/423(2006.01)I |
代理机构 |
成都点睛专利代理事务所(普通合伙) 51232 |
代理人 |
葛启函 |
主权项 |
一种槽栅MOSFET器件,包括从下至上依次层叠设置的金属化漏极(1)、N+衬底(2)、N‑漂移区(3)、P型体区(4)和金属化源极(13);所述P型体区(4)上层具有N+重掺杂源区(5)和P+接触区(6),所述N+重掺杂源区(5)位于P+接触区(6)之间;其特征在于,还包括沟槽(14),所述沟槽(14)从N+重掺杂源区(5)上表面中部,垂直向下依次贯穿N+重掺杂源区(5)和P型体区(4)延伸入N‑漂移区(3)中;所述沟槽(14)的下部中填充有厚绝缘介质层(10),沟槽(14)的上部中填充有栅氧化层(8),所述厚绝缘介质层(10)与栅氧化层(8)之间通过隔离介质层(9)隔离;所述厚绝缘介质层(10)中具有负电荷区(11),所述栅氧化层(8)中具有栅电极(7);所述栅电极(7)的上表面及部分N+重掺杂源区(5)的上表面通过隔离介质(12)与金属化源极(13)隔离;P+接触区(6)的上表面与部分N+重掺杂源区(5)的上表面与金属化源极(13)接触。 |
地址 |
611731 四川省成都市高新区(西区)西源大道2006号 |