| 摘要 |
높은 방열 및 개선된 항복 전압을 제공하도록 구성된 반도체 디바이스는 기판, 기판 위의 매립 산화물층, 매립 산화물층 아래의 기판에 있는 매립 n+ 영역, 및 매립 산화물층 위의 에피택셜층을 포함한다. 에피택셜층은 p 웰, n 웰, 및 p 웰과 n 웰 사이의 드리프트 영역을 포함한다. 반도체 디바이스는 또한 소스 콘택, 소스 콘택을 p 웰에 전기적으로 접속시키는 제 1 전극, 및 p 웰의 일부 및 드리프트 영역의 일부 위의 게이트를 포함한다. 반도체 디바이스는 드레인 콘택, 드레인 콘택으로부터 n 웰을 통해 그리고 매립 산화물층을 통해 매립 n+ 영역으로 연장되는 제 2 전극을 더 포함한다. 제 2 전극은 드레인 콘택을 n 웰에 그리고 매립 n+ 영역에 전기적으로 접속시킨다. |
