发明名称 |
一种基于状态机的数字集成电路总线系统 |
摘要 |
本发明涉及一种基于状态机的数字集成电路总线系统,由处理器、串行时钟总线、串行数据总线以及若干从属设备组成,所述处理器设置两个引脚端,这两个引脚端分别连接串行时钟总线、串行数据总线,所述串行时钟总线、串行数据总线各自分别依次接入从属设备Ⅰ、从属设备Ⅱ、从属设备Ⅲ、从属设备Ⅳ。本发明有益效果为:该系统使用IIC时,可避免大量CPU时间浪费于IIC时序等待的问题,提高了整个系统效率;使用定时器中断推动状态机来模拟IIC总线的操作,采用中断方式实现,此设计极大提高了系统效率;有利于满足高、低速的IIC互连。 |
申请公布号 |
CN105930294A |
申请公布日期 |
2016.09.07 |
申请号 |
CN201610470849.4 |
申请日期 |
2016.06.25 |
申请人 |
张宏彬 |
发明人 |
张宏彬 |
分类号 |
G06F13/40(2006.01)I |
主分类号 |
G06F13/40(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
一种基于状态机的数字集成电路总线系统,其特征在于,由处理器、串行时钟总线、串行数据总线以及若干从属设备组成,所述处理器设置两个引脚端,这两个引脚端分别连接串行时钟总线、串行数据总线,所述串行时钟总线、串行数据总线各自分别依次接入从属设备Ⅰ、从属设备Ⅱ、从属设备Ⅲ、从属设备Ⅳ;所述串行时钟总线、串行数据总线基于定时器推动IIC状态机运作,通过调整定时器的定时步调,满足高、低速的IIC互连。 |
地址 |
226300 江苏省南通市通州市五甲镇双盘村二十一组020号 |