一种射频收发芯片的静电保护电路

摘要

本实用新型公开了一种射频收发芯片的静电保护电路，所述静电保护电路包含第一电阻R₁、第二电阻R₂、第三电阻R₃、第一电容C₁、第一NMOS管M₁、第一NPN三极管Q₁和第一PNP三极管Q₂。本实用新型在射频收发芯片版图相邻的两个端口静电防护电路之间的隔离区域中，将原来单纯的电源V_CC和地V_SS连接线加入电源到地的静电保护电路，提供了一个电源V_CC到地V_SS的放电通路，缩短了邻近射频I/O端口在PS测试模式下放电通路路径。

主权项

一种射频收发芯片的静电保护电路，其特征在于所述静电保护电路包含第一电阻R₁、第二电阻R₂、第三电阻R₃、第一电容C₁、第一NMOS管M₁、第一NPN三极管Q₁和第一PNP三极管Q₂，电源V_CC通过串接的第一电容C₁和第三电阻R₃后接地V_SS，第一电容和第三电阻相接于节点A；第一NMOS管M₁的栅极连接节点A，第一NMOS管M₁的源极接地V_SS，第一NMOS管M₁的漏极连接节点B；第一电阻R₁连接在电源V_CC和节点B之间；第一PNP三极管Q₂的发射极连接节点B，第一PNP三极管Q₂的基极连接节点C，第一PNP三极管Q₂的集电极接地V_SS；第一NPN三极管Q₁的基极连接节点B，第一NPN三极管Q₁的集电极连接电源V_CC，第一NPN三极管Q₁的发射极连接节点C，第二电阻R₂连接在节点C与地V_SS之间。