发明名称 | 并串转换电路、接口电路和控制装置 | ||
摘要 | 本发明提供了一种并串转换电路、接口电路和控制装置,其中该并串转换电路(310)包括调整电路(410),该调整电路接收具有多个位(D0至D3)的并行输入信号(IDQ0[0:3])并且生成并输出具有多个位(DD0至DD3)的并行输出信号(DDQ0[0:3])。耦合到调整电路(410)的转换电路(420)基于参考时钟信号(CK1)生成相对于参考时钟信号(CK1)具有相互不同的相位的多个时钟信号(CK2a,CK2b),并且根据所生成的多个时钟信号(CK2a,CK2b)串行地选择并行输出信号(DDQ0[0:3])的多个位(DD0至DD3)以将并行输出信号(DDQ0[0:3])转换成串行的1位输出信号(DQ0)。调整电路(410)以参考时钟信号(CK1)的一个周期的一半为时间单位调整并行输出信号(DDQ0[0:3])的多个位(DD0至DD3)中的每个位的输出定时。 | ||
申请公布号 | CN103811049B | 申请公布日期 | 2016.09.07 |
申请号 | CN201310556757.4 | 申请日期 | 2013.11.11 |
申请人 | 株式会社索思未来 | 发明人 | 池田绅一郎;小岛和美;佐野弘幸 |
分类号 | G11C11/4093(2006.01)I | 主分类号 | G11C11/4093(2006.01)I |
代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 朱胜;李春晖 |
主权项 | 一种并串转换电路,包括:调整电路,接收具有多个位的并行输入信号,并且生成并输出具有多个位的并行输出信号;以及耦合到所述调整电路的转换电路,其中,所述转换电路基于参考时钟信号生成相对于所述参考时钟信号具有相互不同的相位的多个时钟信号,并且根据所生成的多个时钟信号串行地选择所述并行输出信号的多个位以将所述并行输出信号转换成串行的1位输出信号,其中,所述调整电路以所述参考时钟信号的一个周期的一半为时间单位调整所述并行输出信号的多个位中的每个位的输出定时。 | ||
地址 | 日本神奈川县 |