发明名称 一种平面栅IGBT及其制作方法
摘要 一种平面栅IGBT及其制作方法,属于功率半导体器件技术领域。本发明在传统平面栅IGBT器件结构的基础上,在器件JFET区表面的部分区域引入浮空p型区,所述浮空p型区与栅电极在垂直于MOS沟道长度方向形成间隔分布,器件正向导通时在JFET区通过垂直于MOS沟道长度方向上从栅极往浮空p型区方向的横向载流子扩散,本发明结构在不影响器件正向导通特性的条件下,减小了器件的栅极电容,特别是栅极‑集电极电容,提高了器件的开关速度,降低了器件的开关损耗,同时不会使器件的阻断特性劣化。
申请公布号 CN105932050A 申请公布日期 2016.09.07
申请号 CN201610414414.8 申请日期 2016.06.13
申请人 电子科技大学 发明人 张金平;张玉蒙;田丰境;刘竞秀;李泽宏;任敏;张波
分类号 H01L29/417(2006.01)I;H01L29/423(2006.01)I;H01L29/66(2006.01)I;H01L29/739(2006.01)I 主分类号 H01L29/417(2006.01)I
代理机构 成都点睛专利代理事务所(普通合伙) 51232 代理人 葛启函
主权项 一种平面栅IGBT,包括:从下至上依次层叠设置的背部集电极金属(10)、P型集电区(9)、N型场阻止层(8)和N‑漂移区(7);所述N‑漂移区(7)上层两侧具有p型基区(4),所述p型基区(4)上层具有相互独立的N+发射区(3)和P+发射区(2);所述N+发射区(3)和P+发射区(2)上表面具有发射极金属(1);其特征在于,位于两侧的发射极金属(1)之间的半导体表面具有复合栅极结构,复合栅极结构与发射极金属(1)之间具有间距;所述复合栅极结构包括介质层(5)以及位于介质层(5)之上的栅电极(6);所述介质层(5)的下表面与部分N+发射区(3)、p型基区(4)和N‑漂移区(7)的上表面相连;沿器件纵向方向,栅电极(6)在器件的一侧具有开口,所述开口的正下方具有浮空P型区(11);所述浮空P型区(11)位于N‑漂移区(7)上层,且沿器件横向方向,浮空P型区(11)的两侧与p型基区(4)之间具有间距,沿器件纵向方向,浮空P型区(11)的部分上表面与介质层(5)接触;所述浮空p型区(11)在垂直于MOS沟道长度方向的长度小于器件JFET区的双极载流子扩散长度,所述浮空p型区(11)和所述栅电极(6)在平行于MOS沟道长度方向的长度大于其在垂直于MOS沟道长度方向的长度,并且所述浮空p型区(11)在平行于MOS沟道长度方向的长度是其在垂直于MOS沟道长度方向长度的(4)倍以上。
地址 611731 四川省成都市高新区(西区)西源大道2006号