一种可编程皮秒级延时脉冲产生装置及方法

摘要

本发明公开了一种可编程皮秒级延时脉冲产生装置及方法，该装置的粗延时产生模块在系统时钟下运行，对系统时钟进行计数，并分别产生脉冲宽度为系统时钟周期的起始脉冲信号和粗延时脉冲信号，细延时产生模块为具有多个抽头输入和对应的抽头选择输入的信号延迟链，粗延时脉冲通过全局时钟驱动网络模块送入信号延迟链的各个抽头输入；细延时编程模块根据所需细延时产生相应的独热码送到信号延迟链的各个抽头选择输入，进而控制粗延时脉冲是否经过信号延迟链上的各细延时单元，并在信号延迟链的尾端输出结束脉冲。本发明通过细延时编程模块对细延时产生模块的控制，将粗延时脉冲信号通过信号延迟链可实现十皮秒的精确延时，延时动态范围可达数秒。

主权项

一种可编程皮秒级延时脉冲产生装置，其特征在于，基于FPGA现场可编程逻辑器件，该装置包括：系统时钟分发模块、粗延时产生模块、全局时钟驱动网络模块、细延时产生模块以及细延时编程模块，其中，所述系统时钟分发模块用于向系统其他模块提供系统时钟；所述粗延时产生模块由所述系统时钟驱动，用于对所述系统时钟进行循环计数，并根据所需粗延时输出相互延迟为N(N≥0)个系统时钟周期的起始脉冲信号和粗延时脉冲信号；所述细延时产生模块为具有多个抽头输入和对应抽头选择输入的信号延迟链，用于对所述粗延时脉冲信号进行延时传输，并输出结束脉冲信号；所述全局时钟驱动网络模块用于将所述粗延时脉冲信号传输至所述信号延迟链的各个抽头；所述细延时编程模块用于根据所需细延时控制所述信号延迟链的各个抽头的通断，确定输出的结束脉冲信号相对于粗延时脉冲信号在所述信号延迟链上的延迟路径。