| 主权项 |
一种用于软件无线电的基带和射频一体化板卡，其特征在于，包括基带信号处理部分、底板总线通信部分以及射频单元部分；所述基带信号处理部分包括FPGA芯片、DSP芯片以及接口控制芯片；所述DSP芯片和FPGA芯片通过4×SRIO互连；所述底板总线通信部分通过CPCI总线将上位机与基带信号处理部分连接起来，具体为：采用一个PCIE/PCI桥芯片将PCI并行总线转换为PCIE串行总线，然后通过PCIE交换片，与FPGA芯片通过PCIE 4X接口实现互连，与DSP芯片通过PCIE 2X实现互连，与接口控制芯片通过PCIE 1X实现互连；所述射频单元部分采用FMC接口的子板形式，包括SMA形式的射频收发接口以及AD9364芯片；所述射频收发接口的发射端口通过两级放大器连接AD9364芯片，射频收发接口的接收端口通过低噪放大器连接AD9364芯片；AD9364芯片通过FMC子板的HPC接口与FPGA芯片连接；在信号发射过程中，上位机将调制解调程序通过底板总线通信部分加载到FPGA芯片，完成发射接收的相关参数的配置；FPGA芯片通过底板总线通信部分从上位机接收需要发送的数据，对其进行发射所需的处理后，将处理完的数据码流发送给射频单元部分，在AD9364芯片里完成数字—模拟转换和上变频操作，然后再经发射端口连接的天线以射频信号的方式发送数据；在信号接收过程中，射频单元部分通过射频收发接口中的接收端口接收信号，对信号进行两级放大后，经AD9364芯片完成下变频和模拟—数字转换，得到数字信号，然后将该数字信号经HPC接插件传送给FPGA芯片；所述基带信号处理部分从射频单元部分接收到所述数字信号后，并需要进行某种算法处理时，所述接口控制芯片通过底板总线通信部分从上位机接收该算法处理对应的软件程序，并判断：当FPGA芯片满足信号处理需求时，接口控制芯片控制DSP芯片进入休眠状态，同时将软件程序加载在FPGA芯片中，并驱动其运行该软件程序，实现对数字信号的处理，然后将数据通过底板总线通信部分传回给上位机；当FPGA芯片不能满足信号处理需求时，接口控制芯片对软件程序进行配置，将部分加载在FPGA芯片中，部分加载在DSP芯片中；驱动FPGA芯片运行软件程序后，得到中间数据，FPGA芯片将该中间数据传输给DSP芯片后，接口控制芯片驱动DSP芯片运行其内部加载的程序，实现对数字信号的最终处理，然后将数据通过底板总线通信部分传回给上位机。 |
