发明名称 沟槽栅超结功率器件的制造方法
摘要 本发明公开了一种沟槽栅超结功率器件的制造方法,包括步骤:在N型外延层表面形成硬质掩模层;采用光刻工艺同时定义出沟槽栅和超结的第一和二沟槽形成区域;对N型外延层进行第一次刻蚀直到达到第一沟槽所要求的深度;形成保护层将第一沟槽的内侧表面覆盖;对N型外延层进行第二次刻蚀,第二次刻蚀仅对第二沟槽的形成区域的N型外延层进行刻蚀直到达到第二沟槽所要求的深度;在第二沟槽中外延填充P型硅;去除硬质掩模层和保护层并在第一沟槽的内形成栅介质层以及填充栅极导电材料。本发明能防止沟槽栅和P型柱之间出现套准偏差,能提高工艺稳定性以及使器件的开启电压和导通压降更均匀,能使超结单元尺寸更小。
申请公布号 CN105914149A 申请公布日期 2016.08.31
申请号 CN201610470549.6 申请日期 2016.06.24
申请人 上海华虹宏力半导体制造有限公司 发明人 柯行飞
分类号 H01L21/336(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I 主分类号 H01L21/336(2006.01)I
代理机构 上海浦一知识产权代理有限公司 31211 代理人 郭四华
主权项 一种沟槽栅超结功率器件的制造方法,其特征在于,包括如下步骤:步骤一、提供一半导体衬底,在所述半导体衬底表面形成由N型外延层;在所述N型外延层表面形成硬质掩模层;步骤二、采用光刻工艺同时定义出沟槽栅的第一沟槽的形成区域和超结结构的第二沟槽的形成区域;对所述硬质掩模层进行刻蚀将所述第一沟槽的形成区域和所述第二沟槽的形成区域打开;步骤三、对所述N型外延层进行第一次刻蚀,所述第一次刻蚀以所述硬质掩模层为掩模,所述第一次刻蚀的深度达到所述第一沟槽所要求的深度;步骤四、形成保护层将所述第一沟槽的底部表面和侧面覆盖;步骤五、对所述N型外延层进行第二次刻蚀,所述第二次刻蚀以所述硬质掩模层和所述保护层为掩模,所述第二次刻蚀仅对所述第二沟槽的形成区域的所述N型外延层进行刻蚀,所述第二次刻蚀后的深度要达到所述第二沟槽所要求的深度;步骤六、进行选择性外延生长工艺在所述第二沟槽中填充P型硅,所述第二沟槽外被所述硬质掩模层和所述保护层保护而不进行外延生长;由填充于所述第二沟槽中的P型硅组成P型柱,由各所述P型柱之间的所述N型外延层组成的N型柱,由所述P型柱和所述N型柱交替排列组成超结结构;所述第一沟槽位于各所述N型柱顶部;步骤七、去除所述硬质掩模层和所述保护层,在所述第一沟槽的底部表面和侧面形成栅介质层;之后,在所述第一沟槽中填充栅极导电材料,由该栅极导电材料组成沟槽栅。
地址 201203 上海市浦东新区张江高科技园区祖冲之路1399号