抗多节点翻转的存储器

摘要

抗多节点翻转的存储器，涉及集成电路领域。本发明是为了降低甚至消除SEU效应在存储器中的影响。它具有对存储单元发生单节点翻转和多节点翻转时的容错保护功能，它包括两个PMOS存取晶体管以及一个上拉网络和一个下拉网络构成的堆栈结构。所述的一个上拉网络和一个下拉网络构成的堆栈结构（stacked structure），由PMOS晶体管P1、P2、P3、P4、P5和P6同NMOS晶体管N1、N2、N3和N4共同组成。它的一个作用是来降低存储单元的功耗。本发明可以对于存储器中任意单个节点的翻转进行加固，还可以对固定的两个节点进行抗多节点翻转容错，而不依赖于存储器所存储的值。

主权项

抗多节点翻转的存储器，其特征是：它包括八个PMOS晶体管和四个NMOS晶体管；所述八个PMOS晶体管分别为一号晶体管(P1)、二号晶体管(P2)、三号晶体管(P3)、四号晶体管(P4)、五号晶体管(P5)、六号晶体管(P6)、七号晶体管(P7)和八号晶体管(P8)；所述四个NMOS晶体管分别为九号晶体管(N1)、十号晶体管(N2)、十一号晶体管(N3)和十二号晶体管(N4)；所述一号晶体管(P1)的漏极接入电源VDD；所述三号晶体管(P3)的漏极接入电源VDD；所述一号晶体管(P1)的栅极同时与九号晶体管(N1)的栅极、三号晶体管(P3)的源极、四号晶体管(P4)的漏极、六号晶体管(P6)的栅极和八号晶体管(P8)的漏极连接；八号晶体管(P8)的源极接入位线BL；八号晶体管(P8)的栅极接入字线WL；所述一号晶体管(P1)的源极同时与七号晶体管(P7)的漏极、二号晶体管(P2)的漏极、五号晶体管(P5)的栅极、十一号晶体管(N3)的栅极和三号晶体管(P3)的栅极连接；七号晶体管(P7)的源极接入位线BLN；七号晶体管(P7)的栅极接入字线WL；五号晶体管(P5)的漏极接入电源VDD；五号晶体管(P5)的源极同时与十号晶体管(N2)的栅极、四号晶体管(P4)的栅极、十一号晶体管(N3)的漏极和十二号晶体管(N4)的源极连接；六号晶体管(P6)的漏极接入电源VDD；六号晶体管(P6)的源极同时与十二号晶体管(N4)的栅极、二号晶体管(P2)的栅极、九号晶体管(N1)的漏极和十号晶体管(N2)的源极连接；二号晶体管(P2)的源极与九号晶体管(N1)的源极连接；四号晶体管(P4)的源极与十一号晶体管(N3)的源极连接；十号晶体管(N2)的漏极同时与电源地和十二号晶体管(N4)的漏极连接。