SELECTIVE ETCHING FOR GATE ALL AROUND ARCHITECTURES
摘要
본 개시내용은 희생 재료를 에칭하는 방법에 관한 것이다. 이 방법은 반응 챔버에 반도체 기판을 공급하는 단계를 포함하고, 여기서, 기판은 기판상에 배치된 채널 및 그 채널의 적어도 일부 상에 배치된 희생층을 포함한다. 방법은 반응 챔버에 인터할로겐 증기를 공급하는 단계, 인터할로겐 증기로 희생층의 적어도 일부를 에칭하는 단계, 및 희생층 아래로부터 상기 채널의 적어도 일부를 노출시키는 단계를 더 포함한다.
申请公布号
KR20160102972(A)
申请公布日期
2016.08.31
申请号
KR20167013789
申请日期
2013.12.27
申请人
INTEL CORPORATION
发明人
SUNG SEUNG HOON;TURKOT ROBERT B. JR.;MURTHY ANAND;KIM SEIYON;KUHN KELIN