可集成于寄存器的多次可编程非易失性差分存储单元

摘要

本发明公开了一种多次可编程(MTP)存储单元、用MTP存储单元实现D触发器功能的电路、以及用MTP存储单元实现寄存器功能的电路，该MTP存储单元包括MTP基本差分单元和二阶锁存单元，其中MTP基本差分单元提供第一平衡信号和第二平衡信号，二阶锁存单元在第一锁存控制信号和第二锁存控制信号的控制下，根据第一平衡信号和第二平衡信号提供输出信号。本发明公开的MTP存储单元可以同时兼容D触发器的时序和寄存器的时序，同时该MTP存储单元稳定、结构简单、且面积较小。

主权项

多次可编程(MTP)存储单元，包括：MTP基本差分单元，包括存储模块，用于存储数据，MTP基本差分单元通过擦除操作擦除在存储模块中储存的数据、通过写操作在存储模块中写入数据、通过读操作将在存储模块中储存的数据读出并提供第一平衡信号和第二平衡信号、通过加载操作加载第一加载控制信号和第二加载控制信号，并根据第一加载控制信号和第二加载控制信号提供第一平衡信号和第二平衡信号；以及二阶锁存单元，耦接至MTP基本差分单元以接收第一平衡信号和第二平衡信号，所述二阶锁存单元在第一锁存控制信号和第二锁存控制信号的控制下，根据第一平衡信号和第二平衡信号提供输出信号；其中当第一锁存控制信号处于第一状态、且第二锁存控制信号处于第二状态时，二阶锁存单元采样第一平衡信号和第二平衡信号并提供采样信号；以及当第一锁存控制信号处于第二状态、且第二锁存控制信号处于第一状态时，采样信号保持，二阶锁存单元根据采样信号提供输出信号。