| 发明名称 | 一种用于超高速非易失性存储器的精准读时序控制电路 | ||
| 摘要 | 本发明公开了一种用于超高速非易失性存储器的精准读时序控制电路，包括：缓冲器电路，用于将时钟信号进行缓冲放大提高其带负载的能力；感应放大器电路，用于将存储器的信息转化为数字电压；可调延迟单元，用于在延迟控制信号的控制下将输入信号延迟后输出；参考脉冲发生器，用于在每个读周期产生参考脉冲；鉴相器，用于将参考脉冲与读路径中的最长延时进行相位比较以输出延迟控制信号至可调延迟单元,通过本发明，可以解决超高速非易失性存储器中时序很难精准控制的问题。 | ||
| 申请公布号 | CN105913873A | 申请公布日期 | 2016.08.31 |
| 申请号 | CN201610218419.3 | 申请日期 | 2016.04.08 |
| 申请人 | 上海电机学院 | 发明人 | 郭家荣 |
| 分类号 | G11C16/26(2006.01)I | 主分类号 | G11C16/26(2006.01)I |
| 代理机构 | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人 | 菅秀君 |
| 主权项 | 一种用于超高速非易失性存储器的精准读时序控制电路，包括：缓冲器电路，用于将时钟信号进行缓冲放大提高其带负载的能力；感应放大器电路，用于将存储器的信息转化为数字电压；可调延迟单元，用于在延迟控制信号的控制下将输入信号延迟后输出；参考脉冲发生器，用于在每个读周期产生参考脉冲；鉴相器，用于将参考脉冲与读路径中的最长延时进行相位比较以输出延迟控制信号至可调延迟单元。 | ||
| 地址 | 200240 上海市闵行区江川路690号 | ||