发明名称 半导体器件
摘要 本发明提供一种半导体器件,本发明的课题在于提高半导体器件的可靠性。在半导体衬底(SUB)上形成有p型阱(PW1),在p型阱(PW1)内彼此分离地形成有n<sup>+</sup>型半导体区域(NR1)和p<sup>+</sup>型半导体区域(PR1)。n<sup>+</sup>型半导体区域(PR1)是双极型晶体管的发射极用的半导体区域,p型阱(PW1)及p<sup>+</sup>型半导体区域(PR1)是双极型晶体管的基极用的半导体区域。在n<sup>+</sup>型半导体区域(NR1)和p<sup>+</sup>型半导体区域(PR1)之间的元件隔离区域(LS)上形成有电极(FP),电极(FP)的至少一部分埋入在形成于元件隔离区域(LS)的槽(TR)内。电极(FP)与n<sup>+</sup>型半导体区域(NR1)电连接。
申请公布号 CN105895669A 申请公布日期 2016.08.24
申请号 CN201610086021.9 申请日期 2016.02.15
申请人 瑞萨电子株式会社 发明人 大西贞之
分类号 H01L29/06(2006.01)I;H01L29/08(2006.01)I;H01L29/10(2006.01)I;H01L29/72(2006.01)I 主分类号 H01L29/06(2006.01)I
代理机构 北京市金杜律师事务所 11256 代理人 陈伟
主权项 一种半导体器件,其具有双极型晶体管,所述半导体器件的特征在于,具有:半导体衬底;在所述半导体衬底上形成的第一导电型的第一半导体区域;在所述第一半导体区域上彼此分离地形成的所述第一导电型的第二半导体区域及与所述第一导电型相反的第二导电型的第三半导体区域;在所述第二半导体区域与所述第三半导体区域之间的所述半导体衬底的主面上形成的元件隔离绝缘膜;在所述元件隔离绝缘膜上形成的第一电极;以覆盖所述元件隔离绝缘膜及所述第一电极的方式形成在所述半导体衬底上的层间绝缘膜;和埋入在所述层间绝缘膜内的第一插塞、第二插塞及第三插塞,所述第二半导体区域的杂质浓度比所述第一半导体区域的杂质浓度高,所述第一半导体区域及所述第二半导体区域是所述双极型晶体管的基极用的半导体区域,所述第三半导体区域是所述双极型晶体管的发射极用的半导体区域,所述第一插塞配置在所述第三半导体区域上,与所述第三半导体区域电连接,所述第二插塞配置在所述第一电极上,与所述第一电极电连接,所述第三插塞配置在所述第二半导体区域上,与所述第二半导体区域电连接,所述第一插塞和所述第二插塞电连接,在俯视时,所述第一电极形成在所述第二半导体区域与所述第三半导体区域之间,所述第一电极的至少一部分埋入在形成于所述元件隔离绝缘膜的第一槽内。
地址 日本东京都