发明名称 |
阵列基板及其制备方法、显示器件 |
摘要 |
本发明公开一种阵列基板及其制备方法、显示器件,涉及液晶显示技术领域,以消除钝化层过孔过刻蚀的隐患,避免由于钝化层过孔过刻蚀而导致的钝化层过孔上下层结构连接不良。所述阵列基板,包括承载基底,在所述承载基底上形成有空间垂直交叉的栅线和数据线,所述栅线和数据线限定出像素区域,所述像素区域内设有薄膜晶体管和像素电极,所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接,所述源漏电极所在的源漏电极层下方设有导电层、上方设有钝化层过孔,所述导电层、源漏电极层、以及钝化层过孔位置相互对应且由下至上依次排列。本发明提供的阵列基板用于制备液晶显示器件。 |
申请公布号 |
CN105895639A |
申请公布日期 |
2016.08.24 |
申请号 |
CN201610499703.2 |
申请日期 |
2016.06.29 |
申请人 |
京东方科技集团股份有限公司;北京京东方光电科技有限公司 |
发明人 |
刘保力;陈皓;谢海征;林雨;朱孝会;关跃征 |
分类号 |
H01L27/12(2006.01)I;H01L21/77(2006.01)I;G02F1/1362(2006.01)I |
主分类号 |
H01L27/12(2006.01)I |
代理机构 |
北京中博世达专利商标代理有限公司 11274 |
代理人 |
赵丹 |
主权项 |
一种阵列基板,包括承载基底,在所述承载基底上形成有空间垂直交叉的栅线和数据线,所述栅线和数据线限定出像素区域,所述像素区域内设有薄膜晶体管和像素电极,所述薄膜晶体管的栅极与所述栅线连接、源极与所述数据线连接、漏极与所述像素电极连接,其特征在于,所述源漏电极所在的源漏电极层下方设有导电层、上方设有钝化层过孔,所述导电层、源漏电极层、以及钝化层过孔位置相互对应且由下至上依次排列。 |
地址 |
100015 北京市朝阳区酒仙桥路10号 |