发明名称 一种异步接收串行数据的方法及装置
摘要 本发明提供的方法及装置,以异步方式接收串行数据,降低了对发送时钟和接收时钟频率差和稳定性的要求,可以普适的不加区分的接收任意物理层协议的串行数据,包括同步串行数据和异步串行数据,只需要将接收到的串行数据信号限幅放大及延迟即可,没有复杂的模拟电路,电路结构简单可靠且易于实现,触发器电路的最高时钟频率就是最高数据传输速率,低成本、高性能、普适性,使其可以广泛的被用来高速传输数据。
申请公布号 CN105893291A 申请公布日期 2016.08.24
申请号 CN201410654561.3 申请日期 2014.11.18
申请人 刘伯安 发明人 刘伯安
分类号 G06F13/38(2006.01)I;G06F13/42(2006.01)I 主分类号 G06F13/38(2006.01)I
代理机构 代理人
主权项 一种异步接收串行数据的方法及装置,包括:a)本地时钟和接收数据由外部输入;b)本地时钟直接作为接收时钟或被分频产生接收时钟,接收频率与发射频率相同,如需要接收时钟经由延时级数为N的多级延迟部件产生N相中间时钟,延迟部件的延迟时间大于或等于0且近似相等,其均值是时钟平均延迟,延迟可以由布线延迟、延迟线延迟、级联电路延迟、延时锁定环等优选方法产生,还可以由频率数倍于接收频率的本地时钟将接收时钟经级联锁存器或级联触发器步进移相等优选方法产生,时钟平均延迟是固定值或可变值;c)基于接收数据产生至少约两个传送周期宽度的展宽脉冲,如需要接收数据经由延迟匹配部件成为匹配数据,使其翻转与展宽脉冲的翻转对齐,如需要接收数据经由延时级数为N的多级延迟部件产生N相中间数据,延迟部件的延迟时间大于或等于0且近似相等,其均值是数据平均延迟,延迟可以由布线延迟、延迟线延迟、级联电路延迟等优选方法产生,数据平均延迟是固定值或可变值,基于中间数据产生N相至少约两个传送周期宽度的展宽延迟,相邻两相展宽延迟的延时时差也是数据平均延迟,N相中间数据经由延迟匹配部件成为数据延迟,使其翻转与展宽延迟的翻转对齐;d)时钟平均延迟和数据平均延迟均可以为0,但可以同时为0,时钟平均延迟为0时,接收时钟就是中间时钟,即不需要产生中间时钟,数据平均延迟为0时,展宽脉冲和匹配数据分别就是展宽延迟和数据延迟,即不需要产生展宽延迟和数据延迟;e)用级数为采样级数的采样移位寄存器分别分相采样N相展宽延迟和N相数据延迟,采样中间时钟的下降翻转和上升翻转同时进行,得到负沿展宽和正沿展宽及数据输出,采样可以是正顺序采样或逆顺序采样,正顺序采样是指中间时钟序号和被采样信号序号的变化次序相同,逆顺序采样是指中间时钟序号和被采样信号序号的变化次序相反;f)分别让同一个展宽延迟的负沿展宽和正沿展宽相互采样,基于采样结果确定二者的翻转时序,按照翻转时序将展宽输出分为负沿输出超前组和正沿输出超前组,分别从二者中选取序号相邻的数目即同序数目最大者且起始序号最小者作为负沿判据和正沿判据,其起始序号即同序序号分别作为负沿序号和正沿序号;g)分别计算负沿序号和正沿序号的序号均值、序号方差、序号差值作为畸变判据,可以选择一个或多个数据窗口宽度计算序号均值和序号方差;h)如果负沿判据和正沿判据的同序数目不同,则选取同序数目大者作为判据输出,如果负沿判据和正沿判据的同序数目相同,则选取同序序号小者作为判据输出,如选择判据输出中的最小序号作为序号选择,则相位选择选择同相中间时钟,如选择判据输出中的最大序号作为序号选择,则相位选择选择反相中间时钟,序号选择还要根据畸变判据之一或部分或全部,决定是否进行加1或减1修正;i)序号选择和相位选择对应的数据输出作为串行数据的接收结果数据分组输出,对应的展宽输出可以作为数据分组的起始和结束的触发信号,需要设置一个比特计数器给出每个数据分组的比特数。异步串行数据的传输帧接收以与接收数据从停止比特或空闲比特的有效电平向起始比特有效电平翻转对应的展宽输出的翻转起始,一个传输帧的比特数是内容比特的数目加一个起始比特和一个停止比特,因此产生数据分组的结束触发信号需要比特计数器的参与。
地址 100084 北京市海淀区清华园北区19宿舍1单元503号