发明名称 具有误差校正的流水线ADC
摘要 一种流水线模拟数字转换器级可包括第一和第二多个数字模拟转换器(DAC),所述第一多个DAC数量足以从所述级产生残留,所述第二多个DAC使得它们的输出添加到所述级的模拟输出。映射和校准电路可交换所述第一和第二多个DAC中选定DAC之间的输入,并向所述第一多个DAC中所述选定DAC和所述第二多个DAC中另一个DAC提供第一校准信号和第二校准信号。所述校准信号可彼此相关,但与所述级的模拟输入和数字输出不相关,且对所述级的残留具有不同且部分偏移的影响。校正电路可基于所述校准信号和后续级的输出之间的相关性来校正所述级的所述数字输出的电路路径误差。
申请公布号 CN103460605B 申请公布日期 2016.08.24
申请号 CN201280015599.5 申请日期 2012.03.30
申请人 美国亚德诺半导体公司 发明人 E·J·斯拉古萨
分类号 H03M1/38(2006.01)I 主分类号 H03M1/38(2006.01)I
代理机构 中国国际贸易促进委员会专利商标事务所 11038 代理人 申发振
主权项 一种流水线模拟数字转换器ADC电路,其包括:流水线级,其具有ADC来将模拟输入转换成预定位宽度的数字输出,第一多个数字模拟转换器(DAC)数量足以产生对应于所述数字输出的模拟输出,且第二多个DAC被配置以使得它们的输出添加到所述模拟输出,其中所述流水线级从所述模拟输出产生放大的模拟残留;后续流水线部分,其将所述放大的模拟残留转换成至少一个第二数字输出和数字化的残留;映射电路,其选择性地交换所述第一多个DAC中选定的一个和所述第二多个DAC中的一个的输入;校准信号电路,其向所述第一多个DAC中所述选定的一个DAC的输入提供第一校准信号并向所述第二多个DAC中的另一个DAC的输入提供第二校准信号,其中所述第一校准信号和第二校准信号彼此相关,但与所述流水线级的所述模拟输入和数字输出不相关,且对以下至少一个具有不等的影响:所述放大模拟残留或所述数字化的残留;和校正电路,其校正所述流水线级的所述数字输出的电路路径误差,所述电路路径误差包括电路路径中的增益误差和分量值不匹配误差,所述电路路径包括所述第一多个DAC和第二多个DAC,所述校正基于所述第一和第二校准信号与以下至少一个的相关性结果:所述至少一个第二数字输出或所述数字化的残留。
地址 美国马萨诸塞州