时钟产生电路自校正系统及其校正方法

摘要

本发明提出一种时钟产生电路自校正系统和方法，其中系统包括硬件逻辑模块、和硬件逻辑模块连接的寄存器模块、和硬件逻辑模块及寄存器模块连接的时钟产生电路模块及和寄存器模块双向连接的存储模块，其中硬件逻辑模块产生搜索数据并传输至寄存器模块作为时钟产生电路模块的配置参数，寄存器模块输出寄存器数据至时钟产生电路模块，产生系统时钟信号并传输至硬件逻辑模块，系统时钟信号和外部参考时钟信号进行比较，当不满足精度要求时，对搜索数据进行校正产生新的搜索数据并进行下一轮校正，直至满足精度要求时，硬件逻辑模块停止校正，且此时搜索数据存储于存储模块。本发明可自动将电子系统中的时钟产生电路的误差降低到所要求的误差范围内。

主权项

一种时钟产生电路自校正系统，其特征在于，所述时钟产生电路自校正系统包括：硬件逻辑模块，其接收外部参考时钟信号；寄存器模块，其和所述硬件逻辑模块连接；时钟产生电路模块，其和所述硬件逻辑模块及所述寄存器模块连接；及存储模块，其和所述寄存器模块双向连接；所述硬件逻辑模块产生搜索数据并传输至所述寄存器模块作为所述时钟产生电路模块中振荡器的配置参数，所述寄存器模块根据所述搜索数据输出寄存器数据至所述时钟产生电路模块，所述时钟产生电路模块产生系统时钟信号并传输至所述硬件逻辑模块，所述硬件逻辑模块将所述系统时钟信号和所述外部参考时钟信号进行比较，当所述振荡器输出的时钟频率不满足精度要求时，所述硬件逻辑模块对所述搜索数据进行校正产生新的搜索数据并进行下一轮校正，所述硬件逻辑模块对所述搜索数据进行校正包括增加所述搜索数据的值和减少所述搜索数据的值，具体包括通过二分法或者逐次加一减一方法进行校正；直至所述振荡器输出的时钟频率满足精度要求时，所述硬件逻辑模块停止校正，且此时搜索数据存储于所述存储模块。