用于集成电路的非常低电压和偏置的扫描测试的测试电路

摘要

本发明涉及用于集成电路的非常低电压和偏置的扫描测试的测试电路。用于具有扫描链的集成电路(IC)的测试电路包括：控制电路，用于将测试模板和时钟信号施加到扫描链，并且用于在扫描测试过程期间变化供给电压的电平。在第一测试阶段，将供给电压设置到IC的额定电压电平，同时以快的速率将测试模板移入扫描链中。以较低速率运行第二捕获阶段，并且将供给电压降低到较低的电平，使得能够观察在以额定电压运行捕获阶段时不能检测的缺陷，但是IC中的切换元件仍然正确地工作。与已知非常低的电压(VLV)扫描测试过程相比，以较高速度运行移位阶段降低总测试时间。

主权项

一种测试电路，用于具有至少一个扫描链的集成电路(IC)器件，该测试电路包括：控制单元，可操作地耦合到所述至少一个扫描链，用于将测试模板和时钟信号施加到所述至少一个扫描链；电压供给模块，可操作地耦合到所述控制单元和所述IC器件，用于将操作电压施加到所述IC器件，其中，所述控制单元在扫描移位阶段将操作电压设置到第一电压电平，并将时钟信号的频率设置到第一频率值，并且在扫描捕获阶段，所述控制单元将所述操作电压设置到不同于所述第一电压电平的第二电压电平，并将所述时钟信号的频率设置到第二频率值。