Systeme, Verfahren und Vorrichtung für Speicherzellen mit gemeinsamen Source-Leitungen

摘要

Es werden Systeme, Verfahren und Vorrichtungen zum Implementieren von Speicherzellen offenbart, die gemeinsame Source-Leitungen aufweisen. Die Verfahren können das Empfangen einer ersten Spannung an einem ersten Transistor einschließen. Der erste Transistor kann an einem zweiten Transistor gekoppelt und in einer ersten Speicherzelle eingeschlossen sein. Die Verfahren schließen das Empfangen einer zweiten Spannung an einem dritten Transistor ein. Der dritte Transistor kann an einem vierten Transistor gekoppelt und in einer zweiten Speicherzelle eingeschlossen sein. Die erste und zweite Speicherzelle können an eine gemeinsame Source-Leitung gekoppelt sein. Die Verfahren schließen das Empfangen einer dritten Spannung an einem Gate des zweiten Transistors und einem Gate des vierten Transistors ein, was bewirken kann, dass sie in einem Cut-Off-Modus (Aus-Modus) arbeiten. Die Verfahren können das Empfangen einer vierten Spannung an einem Gate des ersten Transistors einschließen. Die vierte Spannung kann, über Fowler-Nordheim-Tunneleffekt, eine Änderung in einer im ersten Transistor eingeschlossenen Ladungsspeicherungsschicht bewirken.