微处理器及其执行的方法

摘要

本发明提供了由微处理器所执行的方法以及微处理器。该微处理器包括高速缓存、指令组以及存储器子系统。指令组包括第一预取指令与第二预取指令，第一预取指令与第二预取指令中每一者用来命令微处理器自系统存储器预取数据快取列至高速缓存。存储器子系统用来执行第一预取指令与第二预取指令。对于第一预取指令，存储器子系统根据既定情况组而放弃自系统存储器预取数据快取列至高速缓存。对于第二预取指令，存储器子系统根据既定情况组来完成自系统存储器预取数据快取列至高速缓存。

主权项

一种由一微处理器所执行的方法，该微处理器包括一高速缓存以及一指令组，且该指令组具有第一预取指令与第二预取指令，该方法包括：当执行该第一预取指令时，检测一预设情况组中的一者或多个的存在，其中，该第一预取指令命令该微处理器自一系统存储器预取一第一数据快取列至该高速缓存；响应于当执行该第一预取指令时检测该预设情况组中的一者或多个的存在的步骤，放弃自该系统存储器预取该第一数据快取列至该高速缓存；当执行该第二预取指令时，检测该预设情况组中的一者或多个的存在，其中，该第二预取指令命令该微处理器自该系统存储器预取一第二数据快取列至该高速缓存；以及响应于执行该第二预取指令时检测该预设情况组中的一者或多个的存在的步骤，完成自该系统存储器预取该第二数据快取列至该高速缓存，其中该预设情况组包括该第一和第二预取指令分别所指示的第一和第二快取列的地址于该微处理器的转译后备缓冲器中未命中。