发明名称 驱动器电路
摘要 驱动器电路包括:常导通型的第1以及第2晶体管(Q1,Q2);第1控制电路(1),响应于第1控制信号(<img file="DDA0000538464310000011.GIF" wi="72" he="70" />)而控制第1晶体管(Q1);第2控制电路(2),响应于第2控制信号(<img file="DDA0000538464310000012.GIF" wi="73" he="65" />)而控制第2晶体管(Q2);电容器(4),连接在第1控制电路(1)的第1以及第2电源节点(1c,1d)之间;电源(7),连接在第2控制电路(2)的第3以及第4电源节点(2c,2d)之间;开关元件(5),连接在第1以及第4电源节点(1d,2d)之间;以及第3控制电路(3),在输出电压(VO)成为大约0V时使开关元件(5)导通。
申请公布号 CN104067495B 申请公布日期 2016.08.17
申请号 CN201280067187.6 申请日期 2012.12.17
申请人 夏普株式会社 发明人 木原诚一郎;仲岛明生
分类号 H02M1/08(2006.01)I;H03K17/06(2006.01)I;H03K17/687(2006.01)I 主分类号 H02M1/08(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 薛仑
主权项 一种驱动器电路,包括:第1晶体管,连接在第1电压的线和输出端子之间;第2晶体管,连接在所述输出端子和比所述第1电压低的第2电压的线之间;第1控制电路,具有第1电源节点以及第2电源节点,响应于输入信号被设为第1逻辑电平的情况而将所述第1电源节点的电压提供给所述第1晶体管的控制电极,从而使所述第1晶体管导通,且响应于所述输入信号被设为第2逻辑电平的情况而将所述第2电源节点的电压提供给所述第1晶体管的控制电极,从而使所述第1晶体管截止;以及第2控制电路,具有第3电源节点以及第4电源节点,响应于所述输入信号被设为所述第1逻辑电平的情况而将所述第4电源节点的电压提供给所述第2晶体管的控制电极,从而使所述第2晶体管截止,且响应于所述输入信号被设为所述第2逻辑电平的情况而将所述第3电源节点的电压提供给所述第2晶体管的控制电极,从而使所述第2晶体管导通,所述第1电源节点与所述输出端子连接,所述第3电源节点接受所述第2电压,所述第4电源节点接受比所述第2电压低的第3电压,所述驱动器电路还包括:电容器,连接在所述第1电源节点以及第2电源节点之间;开关元件,连接在所述第2电源节点以及第4电源节点之间;第3控制电路,响应于所述输出端子的电压和所述第2电压之差的电压变得低于预定的电压的情况,使所述开关元件导通而将所述电容器充电。
地址 日本大阪府