光模块误码测试装置

摘要

本发明涉及一种光模块误码测试装置及方法，包括两块RRU数字中频盘，分别记为RRUA和RRUB，所述数字中频盘包括光电转换模块、CPU模块、FPGA处理模块、Serdes模块和CLOCK模块，CPU模块与FPGA处理模块和上位PC机分别连接，FPGA处理模块、Serdes模块和光电转换模块依次连接，CLOCK模块与CPU模块、Serdes模块和FPGA处理模块分别相连，其中光电转换模块为待测的光模块，RRUA和RRUB的光电转换模块通过光纤相连接。本发明相对于利用误码测试仪测试误码而言，更接近工程应用，测试结果更加可靠，解决了RRU在不需要BBU配合也能进行光模块选型的问题，此外还具有通用性强，架构实现简单，资源少、成本低的特点，有利于提高系统在实际应用中的稳定性及可靠性。

主权项

一种光模块误码测试装置，其特征在于：包括两块RRU数字中频盘，分别记为RRUA和RRUB，所述数字中频盘包括光电转换模块、CPU模块、FPGA处理模块、Serdes模块和时钟模块，CPU模块与FPGA处理模块和上位PC机分别连接，FPGA处理模块、Serdes模块和光电转换模块依次连接，时钟模块与CPU模块、Serdes模块和FPGA处理模块分别相连，其中光电转换模块为待测的光模块，RRUA和RRUB的光电转换模块通过光纤相连接；所述CPU模块，用于支持系统控制和信息交互，包括配置FPGA处理模块和时钟模块，以及接受上位PC机的监控；所述FPGA处理模块，用于产生和对比数据；包括测试数发送模块、数据比对校验模块和信息保存寄存器，所述测试数发送模块，用于产生数据，所述数据为递增数，所述数据比对校验模块，用于比对递增数，检测低速口误码；所述的寄存器，用于完成FPGA处理模块的配置，同步两个RRU数字中频盘以及在完成比对误码后误码个数的统计；所述Serdes模块，用于完成数据的串并转换，同时改变数据的速率；包括数据串并转换模块和时钟恢复模块，所述数据串并转换模块，用于实现数据的串并转换，并且完成高速口误码的比对校验；RRUB中的时钟恢复模块，用于从高速数据中恢复时钟，作为RRUB的参考时钟源；所述时钟模块，用于向CPU模块、FPGA处理模块和Serdes模块提供时钟；进行光模块误码测试时，两块RRU数字中频盘各为一端，某一端RRU数字中频盘的FPGA处理模块发送n个相同低速速率的并行的数据给Serdes模块，每个数据都为递增数，Serdes模块把这n个并行的数据转换为串行的高速数据，经光电转换模块把电信号转变为光信号传输；同时另一端RRU的光电转换模块接收光信号，将光信号转换为电信号给Serdes模块接收，Serdes模块进行数据码型的检测，判断高速口是否产生误码，并转换高速数据得到n个相同低速速率的并行数据给FPGA处理模块，FPGA处理模块进行数据的比对校验并进行低速口的误码统计。