发明名称 |
基于电荷再利用和位线分级的低功耗8管SRAM芯片设计方法 |
摘要 |
本发明涉及一种基于电荷再利用和位线分级的低功耗8管SRAM芯片设计方法,包括以下步骤:1)在一块SRAM中使用两个不同的8管存储单元(N‑type和P‑type),两个不同的8管存储单元的写位线之间通过四个开关连接;2)写操作时,在8管SRAM单元的写位线上进行位线电荷再利用技术,由两个不同的8管存储单元共同完成写操作;3)读操作时,两个不同的8管存储单元分别进行相同的读操作,该读操作采用读位线分级的结构,由读位线和其子位线共同完成读操作。与现有技术相比,本发明具有能耗低、稳定性高、性能佳、结构简单等优点。 |
申请公布号 |
CN103544986B |
申请公布日期 |
2016.08.17 |
申请号 |
CN201310467311.4 |
申请日期 |
2013.10.09 |
申请人 |
上海交通大学 |
发明人 |
王旭;蒋剑飞;绳伟光;何卫锋;毛志刚 |
分类号 |
G11C11/40(2006.01)I;G11C16/24(2006.01)I |
主分类号 |
G11C11/40(2006.01)I |
代理机构 |
上海科盛知识产权代理有限公司 31225 |
代理人 |
赵志远 |
主权项 |
一种基于电荷再利用和位线分级的低功耗8管SRAM芯片设计方法,其特征在于,包括以下步骤:1)在一块SRAM中选用两个不同的8管存储单元,两个不同的8管存储单元的写位线之间通过四个开关连接,具体为每个8管存储单元的写位线设有两个,每个8管存储单元的每个写位线分别通过一个开关与另一个8管存储单元的两个写位线连接;2)写操作时,在8管SRAM单元的写位线上进行位线电荷再利用技术,由两个不同的8管存储单元共同完成写操作;3)读操作时,两个不同的8管存储单元分别进行相同的读操作,该读操作采用读位线分级的结构,由读位线和其子位线共同完成读操作;所述的两个不同的8管存储单元分别为N‑type和P‑type,其中N‑type由6个NMOS晶体管和2个PMOS晶体管构成,P‑type由4个NMOS晶体管和4个PMOS晶体管构成;进行位线电荷再利用技术具体为:一个单元连接两根写位线,这两根写位线的电压差决定着将要写入的数据,写操作前两根写位线同时预充电到电源电压VDD,那么在写操作时必然其中一根写位线要放电到低电平,以形成足够的电压差将数据正确写入;引入另一种单元,两种单元共同完成写操作,写操作前将两个写位线同时预充电到地电压GND,那么在写操作时,需要其中一根写位线充电到高电平;电荷再利用技术的关键点是,通过开关控制,找出上文所述需要放电到低电平的那根写位线,和需要充电到高电平的那根写位线,将两者直接相连,即实现电荷的再次利用,将前者需要放电的写位线上的电荷导入到需要充电的写位线上;读位线分级的结构具体为:读操作时,一列只有一个单元被选中,要通过这一个单元对整个读位线放电,由于读位线负载电容较大,所以放电缓慢。 |
地址 |
200240 上海市闵行区东川路800号 |