| 摘要 |
장치는 3차원 메모리 어레이 아키텍처내에 수평으로 및 수직으로 적층된 전계 효과 트랜지스터 (FET) 구조들, 수직으로 연장되고 및 수평으로 간격을 두고 between 상기 복수개의 FET 구조들 사이에서 수평으로 간격된 게이트들, 및 FET 구조들 및 게이트들을 분리하는 강유전체 재료를 포함한다. 개별 강유전체 FET들 (FeFET들)은 FET 구조들, 게이트들, 및 강유전체 재료의 인터섹션들에 형성된다. 다른 장치는 복수개의 비트 라인들 및 워드 라인들을 포함한다. 각각의 비트 라인은 강유전체 재료와 결합된 적어도 두개의 측면들을 가져서 각각의 비트 라인은 복수개의 FeFET들을 형성하도록 인접한 게이트들에 의해 공유된다. 메모리 어레이를 동작시키는 방법은 복수개의 FeFET 메모리 셀들에 대하여 희망하는 동작을 위해 복수개의 워드 라인들 및 디지트 라인들에 전압들의 조합을 인가하는 단계를 포함하되, 적어도 하나의 디지트 라인은 인접한 게이트들에 의해 액세스 가능한 복수개의 FeFET 메모리 셀들을 가진다. |
