显示面板驱动装置

摘要

本发明的目的在于提供一种显示面板驱动装置，不会导致功耗增加及成本增加，能够经由承担显示面板驱动的多个驱动器芯片的每一个向各驱动器芯片提供占空比稳定的时钟信号。在本发明中，在将信号线驱动器分割成分别由时钟线级联连接的多个驱动器芯片来构筑时，在各驱动器芯片中设置如下时钟送出部，其中，在该信号线驱动器中，以对应于时钟信号的时序向显示面板的信号线分别施加基于输入影像信号的像素驱动电压。时钟送出部在将经时钟线提供的时钟信号的周期分频为1/2的分频时钟信号与使该分频时钟信号延迟了规定的延迟时间的延迟分频时钟信号的逻辑电平彼此相同的期间中，将具有第1电平的整形时钟信号送出到下一级驱动器芯片，在彼此不同的情况下，将具有第2电平的整形时钟信号送出到下一级驱动器芯片。

主权项

一种显示面板驱动装置，具有信号线驱动器，向在多个扫描线与多个信号线的各交叉部具有像素部的显示面板的所述信号线分别施加基于输入影像信号的像素驱动电压，其特征在于，所述信号线驱动器由多个驱动器芯片构成，该多个驱动器芯片对应于将所述信号线分别分群为多个信号线群后的信号线群的每一个，且分别由时钟线级联连接，所述驱动器芯片分别包含：像素驱动电压生成部，以对应于经所述时钟线提供的时钟信号的时序，向属于所述信号线群的信号线分别施加所述像素驱动电压；以及时钟送出部，经所述时钟线，将经所述时钟线提供的时钟信号送出到下一级驱动器芯片，所述时钟送出部具有：1/2分频电路，生成将提供的所述时钟信号的周期分频为1/2的分频时钟信号；延迟电路，生成使所述分频时钟信号延迟了规定的延迟时间的延迟分频时钟信号；以及异或非门，在所述延迟分频时钟信号与所述分频时钟信号的逻辑电平彼此相同的期间中，生成具有第一电平的整形时钟信号，在彼此不同的情况下，生成具有第二电平的整形时钟信号，并经所述时钟线送出到下一级的所述驱动器芯片，所述延迟电路由分别连接成纵列的多个反相器构成，所述反相器分别具有：一对第一FET，一方的漏极与另一方的源极在第一连接点彼此连接，且各自的栅极彼此在输入点被连接，向所述一方的源极施加第一电位，在所述另一方的漏极连接有输出点，彼此具有第一导电型的沟道；一对第二FET，一方的漏极与另一方的源极在第二连接点彼此连接，且各自的栅极彼此在所述输入点彼此连接，向所述一方的源极施加第二电位，在所述另一方的漏极连接有所述输出点，彼此具有第二导电型的沟道；第一附加FET，在所述输出点为所述第二电位的状态的情况下，向所述第一连接点施加所述第二电位；以及第二附加FET，在所述输出点为所述第一电位的状态的情况下，向所述第二连接点施加所述第一电位，经第一电阻向所述第一FET中的所述一方的源极施加所述第一电位；经第二电阻向所述第二FET中的所述一方的源极施加所述第二电位，还具有：第三附加FET，向所述第一附加FET提供所述第二电位；第四附加FET，向源极施加所述第一电位，将漏极连接到所述第三附加FET的栅极；第五附加FET，向源极施加所述第二电位，将栅极及漏极均连接到所述第四附加FET的栅极；第六附加FET，向所述第二附加FET提供所述第一电位；第七附加FET，向源极施加所述第二电位，将漏极连接到所述第六附加FET的栅极；以及第八附加FET，向源极施加所述第一电位，将栅极及漏极均连接到所述第七附加FET的栅极。