| 主权项 |
一种面向高性能SoC FPGA的功能遍历测试方法，包含对FPGA的可编程逻辑单元（CLB），可编程输入输出单元（IOB）、块存储器（BRAM）、数字信号处理器（DSP）、时钟管理器（CM）、时钟网络及互联模块资源的遍历测试；其特征在于测试步骤如下：首先，对各内部资源模块，进行模块划分，模块划分将充分考虑模块之间的相关性和独立性，采用非冗余测试原则，覆盖所有特征模块；其次，通过模块一定的级联，将模块配置成重复单元，覆盖整个阵列；各内部资源模块的测试方法如下：CLB遍历测试，包括：LUT多点故障及其级联测试，分布式RAM及移位寄存器级联测试，DFF与相关逻辑的级联测试，Latch及相关逻辑的级联测试，MUX及相关逻辑的级联测试；BRAM遍历测试，主要利用March s2pf‑、March d2pf、MATS+、cascade MATS+、ECC及FIFO的测试算法，以检测SRAM故障、双端口读写故障、位宽模式故障、Cascade功能故障、ECC功能故障、FIFO功能及标志位故障、初始化功能故障，遍历各种不同的组合情况；DSP遍历测试，包括加法、减法、进位、加法累加、复位逻辑、组合逻辑乘法、输入级联、输出级联以及流水线乘法各DSP功能的遍历覆盖测试；DCM遍历测试，包括四相位输出、各种分频倍频、相移以及PMCD功能的遍历覆盖测试；IOB遍历测试，包括单端输入输出、差分输入输出以及LC、CC、GC类差分输入各功能的遍历覆盖测试；时钟网络遍历测试，是将芯片内所有的逻辑资源包括所有的CLB、BRAM和DSP 配置成如下模式：将CLB逻辑块电路配置成逻辑门的运算形式；将BRAM逻辑块电路配置成只读的ROM地址查找表模式；将DSP逻辑块电路配置成某种运算模式；配置完成后，在时钟信号的控制下，将上述配置好的逻辑资源用寄存器存储结果，然后再输出到IO进行观测，从而减少测试中所需的IO数目；再以输出为路径搜索起点，输入为终点，算法遍历所有局部互联资源并生成位流，进行全覆盖测试；互联资源遍历测试，首先根据布线资源特性对互连资源进行建模，得到布线资源有向图，该图中节点代表物理互联或者逻辑单元的引脚，边代表编程点；采用自动化搜索算法自动遍历所有全局互联资源与局部互联资的所有互连线以及它们之间所有连接的开关，测试的故障包括：互联线段短路故障，互联线段桥接故障，互联开关常开故障，互联开关常闭故障。 |
