| 发明名称 | 混合高k第一和高k最后替代栅极工艺 | ||
| 摘要 | 集成电路被提供具有金属栅极NMOS晶体管(130)和金属栅极PMOS晶体管(132)，其中金属栅极NMOS晶体管(130)具有在高质量热生长的界面电介质(106)上的高k第一栅极电介质(108)，该金属栅极PMOS晶体管(132)具有在化学生长的界面电介质(134)上的高k最后栅极电介质(136)。工艺流程被提供用于形成具有金属栅极NMOS晶体管(130)和金属栅极PMOS晶体管(132)的集成电路，该金属栅极NMOS晶体管(130)具有在高质量热生长的界面电介质(106)上的高k第一栅极电介质(108)，该金属栅极PMOS晶体管(132)具有在化学生长的界面电介质(134)上的高k最后栅极电介质(136)。 | ||
| 申请公布号 | CN105874589A | 申请公布日期 | 2016.08.17 |
| 申请号 | CN201480071545.X | 申请日期 | 2014.12.29 |
| 申请人 | 德克萨斯仪器股份有限公司 | 发明人 | H·尼米;M·梅郝特瑞;M·楠达库玛 |
| 分类号 | H01L21/8249(2006.01)I;H01L27/092(2006.01)I | 主分类号 | H01L21/8249(2006.01)I |
| 代理机构 | 北京纪凯知识产权代理有限公司 11245 | 代理人 | 徐东升;王爽 |
| 主权项 | 一种集成电路，其包括：具有第一栅极电介质堆叠的NMOS晶体管，所述第一栅极电介质堆叠包括沉积在高质量栅极电介质上的高k第一电介质，所述高质量栅极电介质在大于850℃高k第一电介质的温度下热生长；以及具有第二栅极电介质堆叠的PMOS晶体管，所述第二栅极电介质堆叠包括沉积在化学生长的栅极电介质上的高k最后栅极电介质。 | ||
| 地址 | 美国德克萨斯州 | ||